第11讲4.5算术运算电路.pptVIP

* 4.5 加法器 4.5.1 半加器和全加器 4.5.2 多位数加法器 4.5.3 减法运算 4.5.4 集成算术逻辑单元举例 第11讲 4.5.1 半加器和全加器 1.半加器 能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。 真值表 A i B i S i C i 0 0 0 1 1 0 1 1 0 0 1 0 1 0 0 1 加数 本位的和 向高位的进位 逻辑表达式 逻辑图 Ci Si 2.全加器 能对加数、被加数和低位来的进位信号相加，并根据求和结果给出该位的进位信号。 真值表 A i B i C i-1 S i C i 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1 Ai、Bi：加数， Ci-1：低位来的进位，Si：本位的和， Ci：向高位的进位。 逻辑表达式 逻辑图 逻辑符号 与或非门 与或非式 A i B i C i -1 S i C i CI CO ∑ 4.5.2 多位数加法器 1、串行进位加法器 构成方法 把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。 逻辑图 S 0 S 1 S 2 S 3 C - 1 A 0 B 0 A 1 B 1 A 2 B 2 A 3 B 3 ∑ CO CI ∑ CO CI ∑ CO CI ∑ CO CI C 0 C 1 C 2 C 3 0 特点 进位信号是由低位向高位逐级传递的，速度不高。 2.超前进位集成4位加法器74LS283 真值表 逻辑表达式 同样方法，得 定义两个中间变量Gi、Pi —产生变量 —传输变量 于是得 由上式得：4位超前进位加法器递推公式： A i B i C i-1 S i C i 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1 C0 C1 C2 S0 S1 S2 S3 (C3) B3 A3 B2 A2 B1 A1 B0 A0 C-1 CO C-1 P3 P2 P1 P0 逻辑图 引脚图 得 4.5.3 减法运算 一般将减法运算变为加法运算来处理，采用补码的方法来解决. 1. 反码和补码 反码：将原码的每一位取反，即0变为1，1变为0. 原码与反码之间的关系为：N反=（2 n -1）-N原 或 N反+N原= 2 n –1， n为数码的位数 补码：N补 =2 n -N原 （或 N补 +N原 = 2 n ） 所以 N补 =（2 n –1）-N原+1= N反+1 即一个数的补码可由原码取反加1获得 2. 由加补码完成减法运算 A- B = A + (-B) = A + B补- 2 n 上式表明：A 减B 可由A 加 B 的补码并减 2n 获得 （因为 N补 =2 n -N原） 说明： 3. 4位减法运算电路 逻辑图 4位加法器 1 B 1 B 1 B 1 B 3 2 1 0 3 2 1 0 1 D 0 1 2 3 V C-1 1 A A A A D D D 借位信号 4个反相器将B的各位求反，C-1接逻辑1实现加1，得B的补码； 与2n相减由最高位的进位信号取反完成。这有两种情况： 最高位有进位