可重构低复杂FIR滤波器新架构的实现毕业设计（论文）.doc

可重构低复杂度FIR滤波器新架构的实现 摘要 可重构性和低复杂性是有限脉冲响应（FIR）滤波器在多标准无线通讯系统中使用的两个关键要求。在本文中，提出了两个新的FIR滤波器的低复杂度的可配置架构，即常数转移方法和可编程转移方法关键词SDR的根本想法是用数字信号处理收发器替换大多数模拟信号处理通过重提供灵活性[1]。SDR的宽带接收机必须满足低功耗和高速率的严格规范。窗体顶端在SDR另一个关键要求计算最密集的部分因为它运行在最高采样率[2]它一个宽带信号的FIR滤波器组提取多个窄带通道，称为通道滤波器。采用多相滤波器结构，抽取实现通道滤波之前完成 ，该通道滤波器需要工作在相对较低的采样率。这可以放宽滤器的运行速度一个良好的程度然而，由于严格的相邻信道的无线通信标准衰减规格，需要高阶滤波器为信道，因此接收机的复杂度和功耗会很高。作为未来的多标准无线通讯接收机的最终目的是在手机中实现其功能，充分利用是可的，低功耗和低通道滤波器的FIR领域的执行情况是不可避免的。[37]中, 滤器的乘法通过状态机做了一个反复的转变添加组件，并这一结果节省巨大的面积对于较低阶滤波器在[37]中提供了很好的权衡速度和面积方法。但在一般情况下，通道滤波器在无线通信接收器必须实现大幅过渡带信道衰减的要求。对于这类应用，在[37]中低速运行结果的方法。FIR滤波器的复杂性主要是由系数乘法器。众所周知，常见的子表达式消除（CSE）的方法基于收剑位（CSD）的系数生产的低复杂度系数的FIR滤波器乘法器[3]。[3]中修改2位CSE技术适当的消除冗余计算最大限度优化影响[3]中的技术进行了改进，以尽量减少逻辑深度定义为加法步骤在一个乘法分解最大路径从而提高运行速度。[3]-[5] 相比我们提出了二元公共子表达式消除（BCSE）方法，提供了更好的加法器，低复杂度的FIR滤波器。对伪浮点法为基础的方法进行编码的滤波器系数，从而降低了滤器的复杂性。但是，在[7]中的方法小于40一般而言，在[3]-[7]的方法仅适用于应用程序，其中的系数是固定的，因此不适合具体的滤器配置。文献[8][15]中提出若干可重构FIR滤波器的实施办法。这些设计包括完全可编程的乘法累加（MAC处理器或者滤波器系数可以存储在寄存器中的专用架构。滤器的处理器架构一个MAC单元，数据和程序存储器，数据通路和一个控制单元组成[8][9]。数据通路包括一个16位加法器/减法器，一个乘法器和一个32位累加器。处理器的性能，主要受限于这个数据通路的延迟，更具体地说乘数。滤器的主要缺点是处理器的面积和功率需求明显较大。基于lgorithms的言论专用体系结构和通用处理器的性能做一个比较。结果表明，一个通用处理器的功耗可能是一个复杂算法的专用架构四倍[10]。文献[11]-[15]和[20]，[21]提出了重构FIR滤波器架构数字可重构的体系结构这种架构数量无关，因为和非零在每个抽头任意分配。作者的意图是减少滤波器性能系数的精度，从而不影响滤器的复杂性。但在[11]中巨大硬件资源架构的要求，这使得该方法用于SDR接收机应用受限功率不可行的在文献[12]，提出了一个基于FIR滤波器高速可编程。该滤器架构包括一个基于Boo编码方案和部分华莱士加法树可编程。最后的加法器是前一个进位加法器。虽然这种方法提供了一个高速的解决方案，滤器消耗更多的功率。在[13]中提出了另一种多相分解的高速可编程FIR滤波器。但是，这种方法使用了内置的Virtex第二现场可编程门阵列（FPGA）的块乘数没有考虑FIR滤波器的复杂性的降低。可重构乘法器块（ReMB）的概念进行了介绍。该ReMB会产生所有系数的产品和多路复用器所需的不同输入的选择。结果表明，推入复用器乘数块设计，可以减少冗余。由此产生的专门乘法器设计通用加上系数存储在面积和计算复杂性方面但[14]中提出ReMB的面积，功耗和速度滤波器的长度不适当的高阶FIR滤波器。多路复用多个常数乘法（MMCM）的方法这种方法视为一个常系数设置和使用减少冗余依赖图（GD）的算法。但这种方法遵循一个有向无环图结构，将导致长期，从而降低运行速度[3], [24], [25]所提到的那样。同时文献[14]提到的该面积与滤波器长度线性增加滤器长度超过40不可行常见的数字信号处理（DSP）的操作，如滤和矩阵乘法被确定为载体和缩放。为了应用矢量缩放，进行简单的数字分解策略。当时的想法是预先计算的值和，当x输入信号，然后再利用这些有效地多路复用器的多工器自适应计算方法选择[20]的方法进行了改进，高效的电路级技术，即一个新的条件进行选择加法器和捕获触发器，被用来进一步提高功率和性能。[11]-[15]和[20], [21]中的架构只适合于较低阶滤波器，因此不适合在通信接收机通道滤波器朗读虽然有少数讨论了减少重构