ATR系统背板迭层方案.docVIP

时间：2011年6月22日星期三 第一种方案：（UNNAMED0.TLN） 1 第二种方案：（UNNAMED1.TLN） 2 第三种方案：（UNNAMED2.TLN） 4 一些总结 5 系统背板需要有6层布线层，至少一个电源层、地层。若使用十层板进行设计，那么叠层可以有多种不同的方案，需要综合考虑，选择适合本次设计的叠层（系统几乎全部使用高速差分串行总线，速度较高、抗共模干扰能力较强、传输距离相对能够较远）。另外板厚初步定为3.2mm（约126mil）标准板厚（现在手上有的一块CPCI背板，板厚是大概是3.8mm，约为150mil）。 第一种方案：（UNNAMED0.TLN） 十层： 信号、地、信号、信号、地、电源、信号、信号、地、信号 示意图如下：（按比例） 信号、地、信号、信号、地、电源、信号、信号、地、信号 其中中间的GND2、+5VCC两层铜厚为2oz（此时整板厚123.15mil）或者3oz（此时整板厚124.5mil）。（主要是考虑到只用一层走+5V，总电流比较大，通过增加铜厚来保证局部能够通过较大电流）电源和地直接安排在一起，电容耦合最大，能够减少电源供电噪声。InnerSiganl1与InnerSiganl2之间、InnerSiganl3与InnerSiganl4之间的介质厚度设置为20mil。（主要考虑能够尽量减小两层上的差分信号之间的相互干扰） 可以改动的地方： 中间电源、地之间的介质厚度可以更小一些 信号层距离地平面（电源层）的介质厚度可以更小一些 其他…… 具体数据如下图所示：  第二种方案：（UNNAMED1.TLN） 十二（或者十四层）： 地、信号（、信号）、地、信号、信号、地、电源、信号、信号、地、（信号、）信号、地 这种叠层主要是考虑现在看到的CPCI标准背板TOP和Bottom层没信号走线。由于现有背板大部分走的是差分信号，对共模干扰有较强的抑制作用（而CPCI总线一般都是单端信号），因此走在Top和Bottom层的差分信号完全有可能保证信号质量。所以这种方式增加了背板层数（十二层），却不见得会取得更好的效果。唯一有吸引力的地方是，可以增加一对布线层（这样的话就十四层了），可以分担其他6层布线层较重的布线压力（6层的布线层可以布通，但是有些层不能保证差分线对之间的“安全距离”，这里的安全距离指的是保证两差分线对之间较小串扰的间距）。 示意图如下：（按比例） 具体叠层设置如下： 第三种方案：（UNNAMED2.TLN） 十层： 信号、信号、地、电源、信号、信号、电源、地、信号、信号 示意图如下：（按比例） 具体数值如下： 以上参考设置是根据适合于62mil（1.57mm）板厚和93mil（2.4mm）板厚的叠层设置，将其中的铜厚、介质厚度加以修改得到的。具体适合于3.2mm板厚的多层板（主要是十层板）的叠层设置没有找到相应的参考设计。 一些总结 到目前为止，总结系统背板设计的优势，以及主要存在的困难可以列为以下几点： 优势： 应用差分串行总线技术保证信号质量 使用ERNI ZD连接器，能够（一定程度上）保证业务板与业务板（通过接插件、背板、接插件）连接的差分信号线对的阻抗连续 使用多层板（十层左右），以保证差分对的差分阻抗设计要求，且不使用通孔，最大程度地保证信号完整性 电源系统供电相对单一，主要是+5VCC，可以保证整个电源层面不分割，从而作为信号走线层的参考平面层，其他的+12V、+3.3V可以通过信号层或者地层用较宽走线连通 存在的困难主要有： 1、+5VCC需要极大的电流，主要是两块DSP板功耗较大（每个DSP板要求供应36A电流max），担心会引起供电上的问题 2、差分信号对极多，6层走线层虽然能够走通，但是有些差分对之间的间距较小，容易产生相互之间的干扰，需要通过进一步优化走线，甚至于增加布线层来解决这个问题。 设置叠层应该考虑的问题： 叠层对称，防止机械变形 电源、地直接成对靠近，且越近越好。这样能够形成一个较大的内嵌平板电容，具有较好的退偶功能。十层板没有推荐这么叠层的：地、信号、信号、地、信号、信号、电源、信号、信号、地（即电源层和对应的地平面之间有两个信号层）。 每层布线层最好都有对应的参考平面层（地或者电源），这对高速差分线对来说非常重要。但是如果说差分线对能够组成一个完整信号回路的话，那么这方面的要求就可以相对宽松些。