计数器有例子.pptVIP

第七章 时序逻辑电路 7.1 时序逻辑电路的分析方法 分析时序逻辑电路的一般步骤 一、同步时序逻辑电路的分析 （3）求状态方程（即各触发器的次态） （4）状态转换表及状态图 （6）电路的功能 CP1=Q0 7.2 常用时序逻辑电路 （二）中规模集成计数器 1．74LS90异步计数器 （1）功能：异步2-5-10进制加法计数器 74LS90的功能表： （2）74LS90的应用（以7进制为例） 清0电路的改进 74LS160、74LS161 为异步清零 二、移位寄存器 在时钟（移位）脉冲作用下寄存器的数据向左移位或向右移位，具有移位功能的寄存器称作移位寄存器 7.3 时序逻辑电路的设计方法 本章小结 设初态（QH～QA） QH通过反相器G反馈到串行输入端A、B 1 0 0 0 0 0 0 0 0 在CP上升沿的作用下其状态转换过程为： 由74LS164构成扭环计数器000000100000111……11111110……00000000。由16个状态构成一个循环，称它为16进制扭环形计数器。 逻辑符号 CD4017是十进制计数器/脉冲分配器 RESET——异步清零输入 CLK——时钟输入 ——时钟/使能输入 Cout——进位输出 Q0～Q9——脉冲输出 三、顺序脉冲发生器 =0时，CLK上升沿有效 当CLK=1时， 在CLK（或 当 下降沿有效 )有效沿的作用下 Q0～Q9依次输出一个正脉冲 输出端依次输出脉冲的电路称为顺序脉冲发生器，或称脉冲分配器，他它也是周期性的工作，实际上也是一个计数器 异步清0 这个↑不起作用 时序图 74LS163接成了8进制计数器，其输出QC、QB、QA分别接到译码器74LS138的A2、A1、A0 右图是由计数器74LS163和译码器74LS138组成的顺序脉冲发生器 74LS138的输出依次输出低电平（即顺序输出负脉冲），发光二极管VB0～VB7依次点亮一个CP周期。 设计的任务就是根据设计的要求，选用基本逻辑单元电路或数字部件，通过逻辑设计，画出满足要求的时序逻辑电路。 时序逻辑电路的设计，是分析的逆过程。 值得一提的是，由于大、中规模集成电路的广泛采用，利用触发器来组成N进制计数器的方法已经不大采用了。 计数器是一种简单而又典型的时序逻辑电路，它的设计具有普遍性。 例7-3：试用JK触发器设计一个同步六进制加法计数器。 解：设计步骤如下 (1)确定触发器个数n 按照2n≥N，来确定 (2)选择状态编码、并画出状态转换图 本例有六个状态：S0～S5，可设S0=000；S1=001；S2=010；S3=011；S4=100；S5=101。 N也称为计数长度， N也称为计数器的模 本例N=6，现取n＝３，用３个触发器 N为计数器状态数， 110、111为无效状态 因为是六进制加法计数，状态S5→S0时，产生进位：C=1 状态转换图 S0 000 S1 001 S2 010 S3 011 S4 100 S5 101 /0 /0 /0 /0 /0 /1 /C (3)求状态方程、输出方程 状态方程即计数器的次态方程 卡诺图 001/0 010/0 100/0 011/0 XXX/0 XXX/0 000/0 101/0 00 01 11 10 0 1 卡诺图 0 0 1 0 X X 0 1 00 01 11 10 0 1 卡诺图 0 1 0 1 X X 0 0 00 01 11 10 0 1 卡诺图 1 0 0 1 X X 0 1 00 01 11 10 0 1 * * 7.2 常用时序逻辑 7.3 时序逻辑电路的设计方法 本章小结 7.1 时序逻辑电路的分析方法 例如：拉线开关有记忆、而计算机的复位开关就没有记忆 若时序电路中所有触发器在同一时钟作用下使能, 叫做同步时序电路, 否则就是异步时序电路 组合逻辑电路（第三章内容）—— 无记忆 时序逻辑电路 —— 有记忆 任何一个时刻的输出，仅取决于当时的输入，而与电路以前的状态无关 任何一个时刻的输出，不仅与当时的输入有关，还与电路以前的状态有关 1．由逻辑图写出下列方程 时钟方程 输出方程 驱动方程 2．将驱动方程代入相应触发器的特性方程，求状态方程 3．根据状态方程和输出方程，设定初态,计算状态转换表，画出状态转换图、时序图 （在异步电路中