网站大量收购独家精品文档,联系QQ:2885784924

函数波形发生器的研究.doc

  1. 1、本文档共30页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
函数波形发生器的研究

摘 要 任意波形发生器已成为现代测试领域应用最为广泛的通用仪器之一,代表了信号源的发展方向。直接数字频率合成(DDS)是二十世纪七十年代初提出的一种全数字的频率合成技术,其查表合成波形的方法可以满足产生任意波形的要求。由于现场可编程门阵列(FPGA)具有高集成度、高速度、可实现大容量存储器功能的特性,能有效地实现DDS技术,极大的提高函数发生器的性能,降低生产成本。 本文首先介绍了函数波形发生器的研究背景和DDS的理论。然后详尽地叙述了用FPGA完成DDS模块的设计过程,接着分析了整个设计中应处理的问题,根据设计原理就功能上进行了划分,将整个仪器功能划分为控制模块、外围硬件、FPGA器件三个部分来实现。最后就这三个部分分别详细地进行了阐述。在实现过程中,本设计选用了Altera公司的EP2C35F672C6 i笛片作为产生波形数据的主芯片,充分利用了该芯片的超大集成性和快速 性。在控制芯片上选用了三星公司的上$3C2440作为控制芯片。本设计中,FPGA芯片的设计和与控制芯片的接口设计是一个难点,本文利用A1tera的设计工具Quartus II并结合Verilog-HDL语言,采用硬件编程的方法很好地解决了这一问题。论文最后给出了系统的测量结果,并对误差进行了一定分析,结果表明,可输出步进为0.01Hz,频率范围0.01Hz---20MHz的正弦波、三角波、锯齿波、方波,或0.01Hz--20KHz的任意波。通过实验结果表明,本设计达到了预定的要求,并证明了采用软硬件结合,利用FPGA技术实现任意波形发生器的方法是可行的。 关键词:函数发生器,直接数字频率合成,现场可编程门阵列江苏大学硕士学位论文 ABSTRACT Arbitrary Waveform Generator(AWG)is one of the most popular instruments in modem testing domains,which represents the developing direction of signal sources.Direct Digital frequency Synthesis(DDS)advanced early in 1 970s is a full digital technology for frequency synthesis,its LUT method for synthesizing waveform adapts to generate arbitrary waveform.Field Programmable Gate Array(FPGA)has the features of large scale integration,high working frequency and can realize large memory,so FPGA can effectively realize DDS. The EP2C35F672C6 of Corporation Altera is chosen to do the main digital processing work,which is based on its large scale and high speed.The$3C2440 MCU is chosen as a control chip.In this design,how to design the FPGA chip and the interface between the FPGA and the control chip is the problem.With the method of software and hardware programming,the design used the software Quartus II and language verilog—HDL solves it successfully.In this paper,the principle of DDS and basis of EDA technology is introduced firstly.The problems met in the design are analyzed and the whole function is partitioned into three parts:master chip,FPGA device and peripheral hardware.The three parts are described in detail independently.The disadvantage and things need to a

文档评论(0)

2017meng + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档