基于NIOS II的uClinux移植与应用设计.docVIP

基于NIOS II的uClinux移植与应用设计 前言 随着大规模集成电路技术的进步和制造工艺水平的不断提高，嵌入式系统的开发变得日益复杂。传统的嵌入式系统设计方法已经不能适应当前嵌入式系统设计的需要。单个芯片容量的增大、功能的增强、体积的减小使得设计变得更加便利，同时也为嵌入式系统设计开发开辟了新的天地，即出现了可编程片上系统(System On Programmable Chip，SOPC)技术[2]、[6]。SOPC技术大大促进了软硬件协同设计及计算机系统设计自动化的发展，并具有可裁剪、可扩充、可升级的灵活设计方式及在系统可编程功能。 NIOS II是运行在FPGA上的五级流水线、单指令的RISC处理器，它专门针对Altera的可编程逻辑器件及片上可编程的设计思想做了相应的优化。作为一种可配置的精减的RISC处理器，它可以与用户自定义逻辑结合构成SOPC系统，并下载到Altera的可编程器件中。 Ⅱ嵌入式CPU支持32位指令集、32 位数据线宽度、32个通用寄存器、32个外部中断源、2 GB寻址空间，包含高达256个用户自定义的CPU定制指令。NI0S CPU的所有数据、程序都是通过 Avalon 总线传输的，通过使用 Altera 的 Quartus软件以及SOPC Builder工具可以轻松地将 Ⅱ内核嵌入到系统里。uClinux表示micro-control linux即微控制器领域中的Linux系统，是Lineo公司的主打产品，同时也是开放源码的嵌入式Linux的典范之作。它秉承了标准Linux的优良特性，经过各方面的小型化改造，形成了一个高度优化的、代码紧凑的嵌入式Linux。虽然它的体积很小，却仍然保留了Linux的大多数的优点：稳定、良好的移植性、优秀的网络功能、对各种文件系统完备的支持和标准丰富的API。全球每年生产的CPU的数量大概在二十亿颗左右，其中大部分是应用于专用性很强的各类嵌入式系统。大部分嵌入式系统为了减少系统复杂程度、降低硬件及开发成本和运行功耗，在硬件设计中取消了内存管理单元（MMU）模块MMU是Memory Management Unit的缩写，它是中央处理器（CPU）中用来管理虚拟存储器、物理存储器的控制线路，同时也负责虚拟地址映射为物理地址，以及提供硬件机制的内存访问授权最初，运行于这类没有MMU的CPU之上的都是一些很简单的单任务操作系统，或者更简单的控制程序，甚至根本就没有操作系统而直接运行应用程序。在这种情况下，系统无法运行复杂的应用程序，或者效率很低，并且所有的应用程序需要重新开发，还要求开发人员十分了解硬件特性。这些都阻碍了不含MMU的嵌入式产品开发的速度和应用水平uClinux专门针对没有MMU的CPU多任务的实现需要一定技巧。[1]﹑[3]、[7] FPGA（Field－Programmable Gate Array）即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。 目前以硬件描述语言（Verilog 或 VHDL）所完成的电路设计，可以经过简单的综合与布局，快速的烧录至 FPGA 上进行测试，是现代 IC 设计验证的技术主流。这些可编辑元件可以被用来实现一些基本的逻辑门电路（比如AND、OR、XOR、NOT）或者更复杂一些的组合功能比如解码器或数学方程式。在大多数的FPGA里面，这些可编辑的元件里也包含记忆元件例如触发器（Flip－flop）或者其他更加完整的记忆块。系统设计师可以根据需要通过可编辑的连接把FPGA内部的逻辑块连接起来，就好像一个电路试验板被放在了一个芯片里。一个出厂后FPGA逻辑块可以按照设计者而改变，所以FPGA可以完成所需要的逻辑功能。FPGA一般来说比ASIC（专用集成芯片）的速度要慢，无法完成复杂的设计，而且消耗更多的电能。但是他们也有很多的优点比如可以快速成品，可以修改改正程序中的错误和更便宜的造价。 CPLD(Complex Programmable Logic Device)复杂可编程逻辑器件，是从PAL和GAL器件发展出来的器件，相对而言规模大，结构复杂，属于大规模集成电路范围。是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件，通过下载电缆（“”编程）将代码传送到目标芯片中，实现设计的数字系统。FPGA的基本特点采用FPGA设计ASIC电路(特定用途集成电路)，用户不需要投片生产，就能得到合用的芯片。 FPGA可做其它全定制或半定制ASIC电路的试样片。 FPGA内部有丰富的