高斯白噪声信道模拟器的设计与实现.docVIP

精品论文 参考文献 高斯白噪声信道模拟器的设计与实现 陈文胜 侯长波 哈尔滨工程大学信息与通信工程学院 150001 摘要 本文设计了一个信道模拟器，用来模拟高斯白噪声信道。整个系统采用DSP（数字信号处理器）作为核心处理器，另外加上A/D、D/A完成信号采集及数字加噪，输入信号经A/D数字化后，在DSP内叠加噪声，然后叠加有噪声的数字信号经D/A输出模拟信号，完成加噪过程。高斯白噪声随机数由软件在DSP内部产生。输出信噪比可调，可以通过外接键盘进行设置。通过测试，该信道模拟器能够实时模拟高斯白噪声信道，完成加噪。 关键词 信道模拟器 高斯白噪声 DSP 1． 引言 在无线通信系统设计中，为了使系统满足性能要求，经常需要对无线传输设备的性能进行测试。一种方法是在实际通信环境中进行现场测试，另一种方法是在实验室条件下利用信道模拟器进行性能测试。信道模拟器可以通过改变信道参数模拟多种典型信道环境，便于控制。这样就可以随时进行多次重复试验，进而了解一种通信设备或通信手段在不同信道条件下的性能或在同一信道条件下，比较不同通信设备或通信手段的优缺点，缩短开发周期，降低开发费用。现有的信道模拟器一般都是基于各种信道仿真模型，如Jake模型、Rummler模型、Suzuki模型等。在硬件上，随着数字信号处理技术和大规模集成电路的发展，大多使用DSP或FPGA作为核心器件。本文中使用DSP作为核心器件，对信道的加性高斯白噪声特性进行模拟。 2． 总体设计与实现 该信道模拟器主要由核心处理模块、ADC模块、DAC模块和人机接口模块组成。核心处理模块包括DSP和存储器，ADC模块包括滤波器和ADC，DAC模块包括DAC和滤波器，人机接口模块包括键盘和显示器。系统框图如下： 图1 总体方框图 输入的已调信号经ADC模块直接采样，转变为数字信号。核心处理模块产生高斯随机数并将其加到输入的数字信号上，然后输出。输出数字信号经DAC模块变为模拟信号并最终输出。 2.1 核心处理模块 核心处理器使用TMS320VC5509A。由于这一型号DSP内部主要是易失性存储器，所以需要外接非易失??存储器，用来存储程序。上电时DSP会自举加载外部存储器中的程序。外部存储器使用一个512Ktimes;16bit的Flash。DSP与Flash的接口使用EMIF（External Memory Interface）无缝接口，便于访问外部存储器。外接存储器电路图如下： 图2 外接Flash电路图 2.2 ADC模块 ADC模块要对输入信号进行滤波，并完成数字化过程。输出的数字信号传输给DSP。A/D转换器使用单端输入模式，内部参考电压。A/D的时钟由DSP的定时器输出引脚提供，便于调节时钟频率，即A/D的采样频率。A/D与DSP的接口也使用EMIF接口。但是A/D输出是5V逻辑电平，需要进行电平转换，转换为3.3V逻辑电平。ADC模块部分电路图如下： 图3 ADC模块部分电路图 2.3 DAC模块 DAC模块接收DSP输出的加噪的数字信号，将其转换为模拟信号，然后通过滤波器，将无用的高频分量滤除，并对输出信号适当放大。D/A转换器与DSP的接口使用EMIF接口。为了满足总线复用的要求，在DSP与D/A之间加入锁存器。D/A的时钟与A/D的时钟相同，输出使用差分输出。DAC模块部分电路图如下： 图4 DAC模块部分电路图 2.4 人机接口模块 人机接口模块用来设置并显示输出信噪比。通过键盘输入要设置的输出信噪比的值，控制模拟器输出信噪比。输出信噪比的值可以通过显示器显示出来。 3． 软件设计 软件中最主要的部分是高斯分布随机数产生算法，本设计中，首先产生均匀分布随机数，然后用函数变换的方法产生高斯分布随机数。利用定时器产生ADC和DAC需要的时钟，并且利用定时器的中断读取输入信号的值，在DSP内部加噪后输出。另外人机接口模块与DSP的通信也通过中断实现。 高斯分布随机数产生算法 高斯分布随机数产生算法的一般实现过程是首先利用一个优秀算法产生均匀分布的随机数，然后通过变换方法将均匀分布随机数转变为高斯分布的数字白噪声。均匀分布随机数的产生方法主要分为2类：物理方法和数学方法。其中数字方法中常见的有4种：线性同余法、移位寄存器序