- 1、本文档共40页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
基于
课程设计任务书
计算机与通信工程学院 专业
课程名称 计算机组成原理课程设计 时 间 2010~2011学年第一学期17~18周 学生姓名 指导老师 题 目 主要内容:
要求:
(1)通过对相应文献的收集、分析以及总结,给出相应课题的背景、意义
及现状研究分析。
(2)通过课题设计,掌握计算机组成原理的分析方法和设计方法。。
(3)学按要求编写课程设计报告书,能正确阐述设计和实验结果。
(4)学生应抱着严谨认真的态度积极投入到课程设计过程中,认真查阅相应 文献以及实现,给出个人分析、设计以及实现。 应当提交的文件:
(1)课程设计报告。
(2)课程设计附件(主要是源程序)。
指导教师对学生在课程设计中的评价
评分项目 优 良 中 及格 不及格 课程设计中的创造性成果 学生掌握课程内容的程度 课程设计完成情况 课程设计动手能力 文字表达 学习态度 规范要求 课程设计论文的质量
指导教师对课程设计的评定意见
综合成绩 指导教师签字 年 月 日
基于
摘 要:
关键词:目录
1 引 言
1.
测量被测信号在单位时间内的脉冲个数,其数字表达式
f = N / t
其中:
f为被测信号的频率
N为脉冲的个数
t为被测信号产生N个脉冲所需的时间
频率测量方法
直接测量法:直接测量被测信号的频率,通过计数法来对被测信号在一定时间内的脉冲个数进行计数。直接测量法的结构框图如图1.2.1所示。
图1.2.1 直接测量法的结构框图
误差来源
① 技术过程中最大存在着±1个字的量化误差
② 对时间t的准确把握,主要包括准时钟的时间准确性、整形电路、分频电路以及技术时间控制闸门的开关速度等因素。
直接法测量的最大相对误差可以表达为
( df/f )max=±( |1/N| + |G| )=±( |1/ft| + |G| )
其中:
N为脉冲的个数,G为标准时钟的频率稳定性,f为被测信号频率,t为被测信号产生N个脉冲所需的时间。
功能及技术指标
● 频率测量范围: 10Hz ~ 100MHz
● 测量分辨率: 1Hz
● 测量通道灵敏度: 50mVpp
● 通道输入阻抗:不小于100k?
● 测量误差:±1
● 测量结果显示:6位数码管显示
该数字频率计的操作面板如图1.2.4所示
图1.2.4 简易数字频率计的操作面板
其中,被测信号可以有三种,分别是方波、三角波和正弦波;测量结果显示采用六个数码管来显示;量程分为三个,分别为:0~999999Hz、0~9999.99kHz、0~99.9999MHz
2 Verilog HDL简介
2.1的简介
3 数字频率计系统框图
3.1数字频率计系统框图
设计如图3.1.1所示的数字频率计系统电路框图
图3.1.1 所示的数字频率计系统电路框图
3.2数字频率计系统部件简介
1. 放大整形
数字频率计允许测量信号的类型有三种:方波、三角波和正弦波,并且信号的测量通道灵敏度为 50mVpp,为此,需要将被测信号放大整形成标准的TTL电平的方波型号,便于CPLD/FPGA对信号脉冲的计数。
2. SW1、SW2、SW3按键
SW1、SW2、SW3这三个按键用来在测量的时候,用户根据被测信号的大致频率范围选择不同的适合被测信号的量程。在按键的设计中,需要考虑实际按键的消抖问题
3. 标准时钟
标准时钟为频率计测量提供精度相对比较高的时基信号,其时间的稳定性与精度将会直接影响到频率计测量的准确性。
4. LED显示模块
频率计将测量的结果通过6位数码管(LED)来显示。
4 基于Verilog HDL数字频率计程序设计
4.1数字频率计系统模块划分结构
数字频率计中的CPLD/FPGA是频率计的核心,主要实现在一定时间内,对被测信号的脉冲个数进行计算,并且转化为相应的频率值显示在六个数码管上。首先将系统分成七个模块来分别设计仿真。分别有以下七个模块:
经过上述模块化划分后的结构框如图4.1所示
图4.1 模块化划分后的结构
● 计数模块counter:对包含被测信号频率信息的脉冲进行计数
● 门控模块gate_control:根据量程,控制技术模块计数。
● 分频模块fdiv:将标准时钟分频,得到计数以及动态显示所需的时钟。
● 寄存器模块flip_latch:对计数模块的计数值进行寄存。
● 多路选择模块data_mux:根据动态选择信号,选择相应的需要显示的计数值
●
您可能关注的文档
- 车床进给系统开题报告.doc
- 车工实习总结报告.doc
- 车架有限元分析外文文献翻译.doc
- 车梁加工用翻转台的设计开题报告.doc
- 车辆工程专业毕业设计外文翻译5.doc
- 车站工作组织及毕业设计.docx
- 车站施工组织设计毕业设计.doc
- 车削中心机械结构设计毕业设计.doc
- 车站信号自动控制课程设计1.doc
- 词法分析和算符优先分析课程设计.doc
- 中国行业标准 GM/T 0126-2023HTML密码应用置标语法.pdf
- 《JJF 2121-2024恒转速源校准规范》.pdf
- 餐饮服务中20条处理要点.docx
- 《GM/T 0011-2023可信计算 可信密码支撑平台功能与接口规范》.pdf
- 《JJF 2134-2024旋转流变仪校准规范》.pdf
- JJF 2121-2024恒转速源校准规范.pdf
- 计量规程规范 JJF 2121-2024恒转速源校准规范.pdf
- 《JJF 2118-2024压力式六氟化硫气体密度控制器校验仪校准规范》.pdf
- JJF 2134-2024旋转流变仪校准规范.pdf
- 计量规程规范 JJF 2134-2024旋转流变仪校准规范.pdf
文档评论(0)