§4.2 TTL逻辑门.pptVIP

* §4.2 TTL集成与非门 一、典型TTL与非门 1. 电路结构 2. 工作原理 A B C Ec(5V) R1 R2 R3 R4 R5 T1 T2 T3 T4 T5 F 3K 750 360 3K 100 输入级 输出级 中间级 T1 b c e1 e2 e3 b c e1 e2 e3 3. 电压传输特性 截止区 线性区 转折区 饱和区 D Vo (V) Vi (V) 2 3 4 1 2 3 A B C E 1 0 电压传输特性曲线 Ec(5V) Vi R1 R2 R3 R4 R5 T1 T2 T3 T4 T5 Vo 3K 750 360 3K 100 ① 输出低电平VOL及输出高电平VOH VOH：稳定关态时输出电平。≥3V ② 开门电平VON，关门电平VOFF，阈值电平VT VON：保证门电路输出端为低电平时所允许的输入高电平的最小值。≥1.8V VON?? 门电路抗输入高电平下降的能力? VOL：稳定开态时输出电平。≤0.35V 4. 主要参数 VOFF：保证门电路输出端为高电平时所允许的输入低电平的最大值。≤0.8V VOFF??门电路抗输入低电平上升的能力? VT：门电路状态转换时所对应的输入电平。 VT = 1.4V ③ 输入信号的噪声容限 低电平噪声容限VNL ：输入为低电平时的最大允许干扰电压。 VNL=VOFF–VIL 噪声容限：在不出现逻辑错误的情况下，电路所允许的最大干扰电压。 高电平噪声容限VNH ：输入为高电平时的最大允许干扰电压。 VNH=VIH–VON ④ 输入短路电流 IIS，输入漏电流 IIH IIS：与非门一个输入端接地而其余输入端开路时，流过此接地输入端的电流。 IIH ：将某输入端接高电平时流入该输入端的电流。 门串接时， IIS为流入前级的灌电流。 门串接时， IIH为前级的拉流负载。 ⑤ 扇出系数NO和扇入系数Ni NO：门电路能带动同类门电路的数目。NO≥8 。 ⑥ 开关速度(传输延迟时间 tpd) Ni ：与非门输入端的个数。Ni =4～8 。 导通延迟时间和截止延迟时间的平均值。 tpd=(tpon+tpoff )/2 Vo t toff ton Vi t 50% 50% ⑦ 平均功耗 Pa Pa=(Pon+Poff )/2 速度功耗积：M=Pa? tpd 5. 使用TTL与非门要注意的问题 Ec R5 T4 T5 F1 Ⅰ Ec R5 T4 T5 F2 Ⅱ 输出端不能并接； 多余输入端的处理： 悬空、接高电平、接电源、并接、剪掉 二、改进型TTL与非门 1. 抗饱和TTL门 A B C Ec(5V) R1 R2 R3 R4 R5 T1 T2 T3 T4 T5 F 3K 750 3K 100 e c b e c b SBD 减轻了三极管饱和深度，提高了工作速度。 74H,74S,74LS,74AS,74ALS 54H,54S,54LS,54AS,54ALS 2. 增加有源泄放网络 A B C Ec(5V) R1 R2 R4 R5 T1 T2 T3 T4 T5 F 3K 750 3K 100 R3 RB Rc T6 缩短门电路传输延迟时间，提高工作速度。 改善门电路的电压传输特性。 电路功耗加大。 输出低电平升高。 三、其它TTL门电路 1. 集电极开路与非门（OC门） 电路结构 Ec(5V) R1 R2 R3 T1 T2 T5 F 3K 750 360 ABC Ec(5V) R1 R2 R3 R4 R5 T1 T2 T3 T4 T5 F 3K 750 360 3K 100 ABC RL 逻辑符号 工作原理 特点及应用 F=ABC ①实现线与逻辑 ②实现电平转换 ◇ ◇ RL EC AB CD Y Y=Y1·Y2 =A·B·C·D =AB+CD ◇ A B C F F A B C ◇ VH=10V EC(5V) ED(10V) RL VL=0V CMOS TTL TTL与CMOS转换 ③实现总线传输 ◇ … 1 ◇ ◇ RL EC … IOH IOH IOH IiH IiH IiH IRL= nIOH+mIiH VOH=EC –IRL?RL RLmax= EC –VOHmin nIOH+mIiH IOH IOH IOL Iis Iis Iis IOL= IRL+mIis VOL=EC –IRL?RL RLmin= EC –VOLmax IOLmax–mIis ◇ … 1