uart收发器设计实例.pdfVIP

11.5 UART收发器设计实例 UART（Universal Asynchronous Receiver Transmitter，通用异步收发器） 是广泛使用的异步串行数据通信协议。下面首先介绍UART硬件接口及电平转换 电路，分析UART的传输时序并利用Verilog HDL语言进行建模与仿真，最后通 过开发板与PC相连进行RS-232通信来测试UART收发器的正确性。 1.5.1 11.5.1 UART界面介绍 本节所介绍的UART即美国电子工业协会定义的RS-232C，简称RS-232。RS- 232的接口一般有9针的DB9和25针的DB25，这里以9针为例，它的各个引脚 的定义如表11-8所示。 表11-8 DB9的引脚定义 引脚 功能 缩写 1 资料载波检测 DCD 2 接收数据 RXD 3 发送数据 TXD 4 数据终端准备就绪 DTR 5 信号地 GND 6 数据准备就绪 DSR 7 发送请求 RTS 8 清除发送 CTS 9 振铃提示 RI 由于RS-232的电气特性与FPGA引脚不相同，因此它们之间不能直接相连， 对于RS-232的数据线，当为逻辑“1”时，对应电平是-15V~-3V；当为逻辑“0” 时，对应电平是15V~3V。因此，与FPGA相连之前必须进行电平转换，转换原理 图如图11-39所示。 图11-39 RS-232电平转换原理图 1.5.2 11.5.2 UART传输时序 UART传输时序如图11-40所示。 图11-40 UART传输时序 发送数据过程：空闲状态，线路处于高电位；当收到发送数据指令后，拉低 线路一个数据位的时间T，接着数据按低位到高位依次发送，数据发送完毕后， 接着发送奇偶校验位和停止位（停止位为高电位），一帧资料发送结束。 接收数据过程：空闲状态，线路处于高电位；当检测到线路的下降沿（线路 电位由高电位变为低电位）时说明线路有数据传输，按照约定的波特率从低位到 高位接收数据，数据接收完毕后，接着接收并比较奇偶校验位是否正确，如果正 确则通知后续设备准备接收数据或存入缓存。 由于UART是异步传输，没有传输同步时钟。为了能保证数据传输的正确性， UART采用16倍数据波特率的时钟进行采样。每个数据有16个时钟采样，取中 间的采样值，以保证采样不会滑码或误码。一般UART一帧的数据位数为8，这 样即使每个数据有一个时钟的误差，接收端也能正确地采样到数据。 UART的接收数据时序为：当检测到数据的下降沿时，表明线路上有数据进行 传输，这时计数器CNT开始计数，当计数器为24=16+8时，采样的值为第0位数 据；当计数器的值为40=24+16时，采样的值为第1位数据，依此类推，进行后 面6个数据的采样。如果需要进行奇偶校验，则当计数器的值为152时，采样的 值即为奇偶位；当计数器的值为168时，采样的值为“1”表示停止位，一帧数 据接收完成。本节章将按上面的算法进行Verilog HDL语言建模与仿真。 1.5.3 11.5.3 UART分频器 假设数据的波特率为p，则所需时钟的频率为16*p。以波特率p为115200 为例，系统时钟为50MHz，则分频系数(16*115200) = 27.127，取 整为27。分频器Verilog HDL语言代码如下： module clkdiv