原创力文档- 1、本文档共7页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
DFT_Compiler基本使用方法
DFT Compiler
1
1DFT Compiler
DFT Compiler Synopsys Design Compiler
2
Synoposys
1
JTAG Synopsys JTAG BSD Compiler
RTL
DFT Compiler BSD Compiler Design Compiler
2
3
DFT Compiler Cell
3
1
1
3
4
5
2DFT Compiler
1
6 DFT
2
3
set WORK_DIR /usr/dc09/dc_scan
set target_library {fsa0a_c_sc_tc.db}
set link_library {* fsa0a_c_sc_tc.db}
set symbol_library {fsa0a_c_sc.sdb}
read_verilog $WORK_DIR/code/counter.v
current_design counter
link
remove_attribute [get_cells fsa0a_c_sc_tc/QDFZRBN] dont_use
remove_attribute [get_cells fsa0a_c_sc_tc/QDFZRBP] dont_use
remove_attribute [get_cells fsa0a_c_sc_tc/QDFZRBS] dont_use
remove_attribute [get_cells fsa0a_c_sc_tc/QDFZRBT] dont_use
set auto_wire_load_selection true
set_max_transition 0.2 counter
set_drive 2 [all_inputs]
#set_driving_cell -lib_cell QDFFRBN -pin Q -library
文档评论（0）