VHDL在通信和DSP系统中的应用.ppt

EDA技术与VHDL程序开发基础教程 * * 重点内容： ASK调制-解调器的设计 快速加法器的设计 快速乘法器的设计 CORDIC极坐标转换器的设计 FIR和IIR数字滤波器的设计 第10章 VHDL在通信和DSP系统中的应用 一、通信与DSP系统概述 右图给出了现代通信系统的结构。可以看出，在信号发射之前和接收之后，系统均会对信号进行载波调制解调、低通滤波、信道编解码和其他基带处理等。其中，调制解调可以通过简单的开关电路实现，而数字信号的滤波和编解码则需要通过DSP系统进行处理方能满足要求。 二、通信与DSP系统设计实例 1、ASK调制-解调器的设计 在数字信号处理中，该调制信号为矩形脉冲，其产生方法主要有两种。一种是利用乘法器实现矩形脉冲的载波输出，另一种是利用开关键控实现ASK信号的输出 ASK调制的VHDL设计 ASK调制器的电路符号 ASK调制器内部结构 二、通信与DSP系统设计实例 ASK调制器的仿真波型 右图可以看出，在基带信号为“1”时，输出端Q的信号为一个受载波调制的振荡信号，当基带信号为“0”时，输出端输出零电平。 ASK的解调方法同样也有两种，即同步解调和包络解调。前者属于相干解调，后者属于非相干解调。 二、通信与DSP系统设计实例 ASK解调的VHDL设计 右图给出了ASK解调器内部的结构图。由图可以看出，解调电路主要通过高频时钟检测调制信号的周期数来判断接收信号的逻辑值。 ASK解调器的电路符号 二、通信与DSP系统设计实例 ASK解调器的仿真波形 ASK解调程序 ASK解调制程序的实现方法是通过对接收频率信号进行计数，当检测到的振荡信号使计数值超过一定阈值后，解调器认为基带数据为“1”，否则为“0”， 二、通信与DSP系统设计实例 2、快速加法器的设计 4位二进制并行加法器 并行加法器仿真结果 二、通信与DSP系统设计实例 8位串行级联加法器级联结构 8位串行级联加法器仿真结果 二、通信与DSP系统设计实例 3、快速乘法器的设计 8位快速乘法器的内部结构，该乘法器的优点是节省硬件资源，它的核心元件只是一个8位加法器，其运算速度取决于输入的时钟频率。 二、通信与DSP系统设计实例 4、CORDIC极坐标转换器的设计 CORDIC（COordinate Rotation DIgital Computer ）坐标旋转数字计算的简称， 可以近似计算三角函数（SIN,COS..）、反三角函数、双曲函数、对数、开平方、乘除法以及直角坐标同极坐标之间的相互转换。 CORDIC极坐标转换器的实现主要基于CORDIC算法。CORDIC算法是由Volder提出，主要用来进行平面直角坐标系和极坐标系之间的自由坐标变换，后经Walther的推广，该算法已经能够包含圆周、线性和双曲线到极坐标的变换。 将上述运算用自定义指令（开平方、乘除等）或者自定义外设（如坐标变换）来实现会提升系统的运算速度。对于运算时间限定严格的应用场合来说是一个不错的解决方案。 8位快速乘法器的仿真 右图给出了快速乘法器的仿真波形，可以看成在START信号有效之前，DOUT输出一直保持为0。当成功装载数据后，乘法器开始正常运算， 二、通信与DSP系统设计实例 二、通信与DSP系统设计实例 CORDIC算法的电路结构 流水线实现CORDIC算法 二、通信与DSP系统设计实例 CORDIC极坐标转换器的仿真 右图给出了CORDIC极坐标转换器的仿真结果。由图可知，当输入（x，y）的坐标为（-41，55）时，转换的结果为极径等于111，角度为123度。 二、通信与DSP系统设计实例 5、FIR数字滤波器的设计 数字滤波器正在迅速的代替传统的由R、L、C和运算放大器元件组成的模拟滤波器并日益成为DSP的一种主要处理环节。随着工艺的进步， CPLD/FPGA也可以用作前端数字信号处理的运算，如FIR滤波、IIR数字滤波、FFT等。 FIR（Finite Impulse Response）滤波器是有限冲击响应数字滤波器的缩写。L阶或者长度为L的FIR输出对应于输入时间序列x[n]的关系由一种有限卷积数量形式给出，具体形式如下：