2014福建省大学生电子设计竞赛A题数字显示脉冲参数测试仪.docVIP

数字显示脉冲信号参数测试仪 摘要：本系统采用STC12C5A60S2做为主控芯片设计的数字显示脉冲信号参数测试仪，设计主要由信号采集、信号处理及显示部分构成。其中信号采集部分包括自制电源模块、放大模块、信号选择模块、及比较电路模块，主要负责对信号的采集、放大/衰减等处理。处理部分包括FPGA处理模块、A/D和D/A转换模块等，实现对采集波形的分析，测量出脉冲信号峰峰值、频率、上升时间、下降时间、占空比等信息。显示部分由点阵式LCD12864对采集的脉冲信号参数进行显示。 关键词：STC12C5A60S2；FGPA；峰峰值；频率；占空比 1. 总体方案设计 1.1方案比较与选择 方案一: 纯单片机方式。即由单片机、A/D转换器D/A转换器及存储器等组成系统。这种方案要求单片机除了完成基本处理分析外，还需要完成信号采集、存储、显示等控制与变换工作。其优点是系统规模较小，有一定灵活性，但是对于高速信号和复杂信号难以达到题目精度要求，结构框图如图1-1所示。 图1-2 方案二系统框图 方案二：采用FPGA/CPLD或带有IP核的FPGA/CPLD方式，即用FPGA/CPLD完成采集、存储、显示及A/D等功能，由IP核实现人机交互及信号测量分析等功能。这种方案优点在于系统结构紧凑、可以实现复杂测量与控制、操作方便，但是调试过程复杂，结构框图如图1-2所示。 图1-2 方案二系统框图 方案三：采用单片机与FPGA结合。，协调可编程逻辑器件之间的工作。。 图1-3 方案三系统框图 通过分析论证比较，决定选择方案三作为系统的总体方案。 2.设计分析与计算 2.1 总体方框图 本设计涉及10个部分，原始脉冲信号经过的处理器有：放大器、比较器，多路转换，积分器，半波整流器等。即0.2-5V的脉冲信号通过跟随器，0.02-5V的脉冲信号通过放大器放大10倍，将两路信号通过CD4052多路选择器，经绝对值整流处理得到精确的单极性脉冲信号；将单极性信号与DA输出峰峰值的25%-75%和20%-80%的电压值输入LT1715比较器，比较器输出两路的比较脉冲信号，通过74HC08相与后输出上升沿和下降沿的脉冲信号，经EP2C5T144C8N处理实现求频率、上升沿、下降沿和占空比等数据处理。同时，将比较后的输出电压输入到峰值检测模块，用A/D模块测出有效脉冲幅度。最后把采集的结果通过显示模块显示出来。总体系统框图如下图2-1所示。 图2-1 总体系统框图 2.2 测频方案 设计采用等精度测频法，原理如图2-2所示。SCNT和XCNT模块是两个可控的多位高速计数器，SCNT和XCNT分别是它们的计数允许信号端，SCNT和XCNT分别是标准频率信号和被测频率信号的输入端。 图2-2 等精度测频原理图 测频时，预置闸门控制信号处于低电平状态，则D触发器的Q端（即实际闸门控制信号端）输出低电平，两个计数器都不工作。开始测频前，通过清零信号CLR先将两个计数器和D触发器清零。 在测频过程中，两个计数器SCNT和XCNT分别对标准频率信号和被测频率信号和被测频率信号同时计数。首先给出预置闸门开启信号（预置闸门上升沿），此时计数器并不开始计数，而是等到被测信号的上升沿到来时，D触发器的Q端才变为高电平，计数器才真正开始计数。当T秒后，预置闸门关闭信号（预置闸门下降沿）到来时，但是此时两个计数器并没有马上停止计数，一直等到随后而至的被测信号的上升沿到来时，才通过D触发器将这两个计数器同时关闭。这样便完成了1次测频过程。 设一次预置闸门时间T中被测信号的计数值为Nx，标准频率信号的计数值为Ns，则测量频率的关系式为 （2-1） 若忽略标准频率信号fs的误差，则测频可能产生的相对误差为 （2-2） 其中，fxe为被测信号频率的准确值。在测量中，由于fx计数的开始与结束时间都是由该信号的上升沿触发的，所以在闸门时间T内对fx的计数Nx无误差（T=Nx/fx），对fs的计数Ns最多相差一个的误差，即（和直接测频法类似），其被测频率的准确值为 （2-3） 将式（2-1）和（2-3）代入（2-2）可以到如下的关系： （2-4） 由此可见，测量频率的相对误差与被测信号频率的大小无关，仅与闸门时间和标准信号频率有关，即实现了整个测试频段的等精度测量。闸门时间不是固定的值而是被测信号周期的整数倍，即与被测信号同步，且闸门时间越长，标准频率越高，测频的相对误差就越小。 图2-2中，在不考虑