第7章算术运算电路.pptVIP

第七章 算术运算电路 一位数值比较器 1.串行进位加法器 多位数相加可以采用并行相加串行进位的方式完成。 超前进位加法器 2.超前进位加法器 超前进位加法器每一位的进位只由两个加数决定,而与低位的进位无关。各位的进位可以并行产生,大大地提高了运算速度。 例： 试用4位加法器74LS283及适当门电路完成两个4位无符号数的减法。 解 利用“加补”的概念，A－B＝A＋（－B）补即可将减法用加法来实现， 分成两种情况，AB时，A－B为正数；AB时，A－B为负数的补码。如， 两个4位无符号数的减法实现 * 杭州电子科技大学电子信息学院 教材原著：《数字电路》 龚之春 编著 1、一位二进制数值比较器： 7－2、数值比较器（COMP:Comparator） 两个多位数的比较 串行比较方法 并行比较方法 慢 快 2、四位二进制数值比较器（74LS85） 常用的4位并行比较器 TTL：74LS85 CMOS：74HCT85 比较器的逻辑符号 在决定两数之间的大小时，总是高位优先的 在决定相等关系时，应看两数对应位是否相等 (AB)、(AB)、(A=B):　三个控制输入端，来自低位片的三个输出 ４位比较器的符号及扩展方法： 最低位片的控制输入端（Ａ＝Ｂ）接１， 其余(ＡB)及(AB)两端都接０ 最高位片输出比较后的结果 3、其他数值比较器 （1）并行16位数值比较器： 多用了一片比较器， 但比较输出的速度 快得多 （2）恒等比较器（74LS688） 只比较两数是否相等 特点： 电路简单，连接方便 速度低 = 4 tpd tpd — 1位全加器的平均 传输延迟时间 C0 S0 B0 A0 C0-1 CO S CI C1 S1 B1 A1 CO S CI C2 S2 B2 A2 CO S CI C3 S3 B3 A3 CO S CI 0 1 2 3 0 1 2 3 B B B B B A A A A A = = 7－3 加法电路 称为行波加法器。 定义Gi为生成变量，Pi为传输变量。 超前进位加法器74LS283 74LS283: 逻辑符号 全加器的串-并行扩展 ３、BCD数的加法电路 １位BCD数相加，和数为９或９以下，不必校正； 和数大于9或出现进位时，需在本位执行加6校正 （1）用二进制全加器实现BCD数的加法 加数 加数 和 结果 1 1 有进位 大于9的值： 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 6 4、全加器的应用 例：试用全加器实现8421BCD码至余3码的变换。 解：余3码就是由8421码加3而得，故可用4位全加器完成变换 任务 1、全减器 （1） 1位全减器 真值表 D的表达式： BO的表达式： BBI 0 1 0 0 1 1 1 0 A 0 1 00 01 11 10 7－4 减法电路 逻辑符号： 全减器没有商品电路，可用全加器充任 将上述逻辑函数改写为： BBI 0 1 0 0 1 1 1 0 A 0 1 00 01 11 10 逻辑函数为： 与全加器的表达式 比较，可以看出： 若将减数B、减位输入BI及 输出BO，都以低电平有效， 便可用全加器充作全减器用 （2） 多位减法器 借位取非 减数取非 两个非就取消了 *