[经济学]第4章 运算器.ppt

第4章 运算器 （时间：6学时） 第4章 运算器 本章介绍计算机运算器部件的功能、组成与运行原理。为便于理解，先讲述一个简单的算术逻辑单元的基本结构和运算原理，然后分别介绍定点运算器的基本组成与实现、加速乘除法运算的技术和浮点运算器。这样，就可以对运算器的工作有个比较深入的理解。 第4章 运算器 4.1 运算器概述 4.2 一个简单的算术逻辑单元 4.3 定点运算器的基本组成与实现 4.4 加速乘除运算的技术 4.5 浮点四则运算 4.6 运算器组织 4.1 运算器概述 运算器是计算机中处理数据的功能部件。对数据的处理，主要包括数值数据的算术运算，如执行加、减、乘、除等运算，变更数据的符号等；也包括逻辑数据的逻辑操作，如完成与、或、求反、异或等运算。因此，实现对数据的算术与逻辑运算是运算器的核心功能，而这些功能是由运算器内部的一个被称为算术与逻辑运算部件(ALU)完成的，ALU往往也是运算器内部传送数据的重要通路。 算术逻辑运算不仅要给出参加运算的一个或两个操作数的运算结果的值，往往还要求给出结果值的某些特征，如算术运算时，结果是否为零，是否溢出， 4.1 运算器概述 4.2 一个简单的算术逻辑单元 4.2 一个简单的算术逻辑单元 4.2 一个简单的算术逻辑单元 4.2 一个简单的算术逻辑单元 4.2 一个简单的算术逻辑单元 4.2 一个简单的算术逻辑单元 4.2 一个简单的算术逻辑单元 4. 多位ALU部件 用若干片SN74181可以方便地构成更多位数的ALU部件。片内已实现组内并行进位链，如果采取组间串行进位结构，只需将几片SN74181简单级联即可，即将各片的进位输出Cn+1送往高位芯片的进位输入端Cn，如图4-4所示。 4.2 一个简单的算术逻辑单元 如果采用组间并行进位结构，可增加并行进位链芯片SN74182。图4-5提供了一个16位连接实例。74181输出的小组进位产生函数G与进位传递函数P，可作为并行进位链74182的输入，而74182则向各74181提供组间进位信号。74182的输出还可支持更高一级的并行进位链，从而可构造更长位数的ALU。 4.3 定点运算器的基本组成与实现 目前应用得最普遍的运算器，有用硬件直接完成定点运算(也包括逻辑运算)的定点运算器部件和主要用硬件完成浮点数算术运算的浮点运算器部件两大类。两种运算器组成的复杂程度、所用的门电路的数量、所完成的功能都有较大的差异。通常情况下，浮点运算器中的加法器和寄存器的字长比前者中的长。定点运算器是每台计算机都必须具备的运算器，如果采用定点运算器完成浮点数的算术运算，则要由子程序实现。其执行速度要慢得多。考虑到不同用户的使用要求，不少计算机厂家在设计与出售自己的小型、微型计算机时，往往把定点运算器作为必备件，而把浮点运算器作为可供用户选购的部件。 4.3 定点运算器的基本组成与实现 4.3.1 定点加法的实现方案 4.3.1 定点加法的实现方案 它们的最高一位被称做符号位，其余各位是数值位。与门A、C、D、E 每一位应有一个，或门B每一位也应有一个。 2. 操作过程:P99-P100 3. 电路的完善 图4-6所示的实现定点补码加减运算的电路，是经过简化的原理性框图，若要实际应用，尚存在许多不足，需要从以下几个方面进行完善。 (1)增加判别加减运算结果是否溢出的功能。 对加法，只在正数加正数和负数加负数两种情况下才会产生溢出，符号不同的两个数相加是不会产生溢出的。 4.3.1 定点加法的实现方案 4.3.1 定点加法的实现方案 4.3.1 定点加法的实现方案 4.3.1 定点加法的实现方案 4.3.1 定点加法的实现方案 4.3.1 定点加法的实现方案 4.3.1 定点加法的实现方案 4.3.2 定点原码一位乘法的实现方案 4.3.2 定点原码一位乘法的实现方案 4.3.2 定点原码一位乘法的实现方案 首先，在运算器内通常只能完成对两个数的求和操作，很难实现多个数同时相加。这个问题比较容易解决，可以每求得一个部分积就与前面的部分积之和相加。其次是手工计算时，各次部分积先移到上次部分积的下部位置后再左移一位，最终相加位数为相乘二数位数的两倍。而在计算机中，加法器的位数一般与寄存器的位数相同，而不是寄存器位数的两倍。这可以用相应的办法解决。手工计算时，各加数逐位左移。但很容易发现，在求本次部分积之和时，前一次部分积的最低一位是不再与任何数值相加的。这就意味着，若采用每求得一次部分积之和后，使该和右移一位，则只用N位的加法器就能实现两个