[信息与通信]第7章 可编程器件与数字信号处理.pptVIP

第7章 可编程器件与数字信号处理 §7.1 ASIC与PLD §7.2 FPGA与DSP §7.1 ASIC与PLD 专用集成电路（ASIC）是指专门为特别需要或特定的电子产品而设计的芯片。在ASIC没有出现以前，对所有电子产品的设计都是从选用通用的集成电路芯片开始，再由这些芯片和其它元件构成系统。这种自下而上的设计方法由于使用了大量不同的类型元件，从而不可避免地造成系统体积大、功耗高、可靠性差的缺点。人们希望能够把这些由通用的元件搭成的系统集成到一个芯片上，即专用集成电路中来。但限于工艺水平、加工技术、市场约束，这一早在20世纪60年代就出现的呼声直到80年代才成为现实。 与通用的IC相比，ASIC具有如下优点： 体积小，容量大； 功耗低； 可靠性高； 保密性强； 具有在线可编程能力； 各种先进的开发手段大大缩短了开发周期。 一、PLD的发展历程 二、PLD的分类 1、按集成度分类: 一般以GAL22V10芯片为分水岭 低密度可编程逻辑器件LDPLD 高密度可编程逻辑器件HDPLD 二、PLD的分类（续） 2、按结构分类 乘积项结构：大部分简单PLD和CPLD 查找表结构：大多数FPGA 3、按编程工艺分类 熔丝(Fuse)型 反熔丝(Anti-fuse)型 EPROM型，紫外线擦除电可编程逻辑器件 EEPROM型 SRAM型：大部分FPGA器件采用此种编程工艺 Flash型 三、简单PLD器件被取代的原因 阵列规模小，资源不够用于设计数字系统 片内寄存器资源不足，难以构成丰富的时序电路 I/O不够灵活 编程不便，需专用的编程工具 四、ASIC一般设计流程 五、FPGA/CPLD被广泛采用的原因 规模越来越大，单片逻辑门数已愈千万，如EP2S180。 开发过程投资小。FPGA/CPLD芯片在出厂前都经过了严格的测试，而且设计灵活，发现错误可直接更改设计，减少了投片风险。 用FPGA/CPLD试制功能样机，能以最快速度占领市场。有些领域，标准协议发展太快，设计ASIC根不上技术更新速度，只能依靠FPGA/CPLD完成系统研制与开发。 FPGA/CPLD开发工具智能化，功能强大。 新型FPGA内嵌CPU或DSP内核，支持软硬件协同设计，可作为SOPC硬件平台。 成本越来越低。 六、ASIC设计的优势 功耗更低； 能完成高速设计，许多数字ASIC工作频率可达10GHz以上； 设计密度大。相比之下，FPGA设计效率不高，大量单元不能充分利用。 七、FPGA与ASIC技术的融合 在FPGA中内嵌ASIC模块，以完成高速、大功耗、复杂的设计部分，而对于其它低速、低功耗、相对简单的电路由传统的FPGA逻辑资源完成； 在ASIC中集成部分可编程的灵活配置资源，或者继承成熟的FPGA设计，将之转化为ASIC，如Altera的HardCopy技术。 八、FPGA基本结构 九、Cyclone系列器件的结构与原理 Cyclone器件结构组成 逻辑阵列块（LAB） 每个LAB由多个逻辑单元LE组成 嵌入式存储器块 I/O单元 PLL 十、CPLD的结构与工作原理 —MAX7000系列宏单元结构 十一、CPLD基本结构 十二、FPGA/CPLD比较 §7.2 FPGA与DSP 7.2.1 FPGA的结构特点 FPGA的结构是由基于半定制门阵列的设计思想而得到的。从本质上讲，FPGA是一种比半定制还方便的ASIC设计技术。 FPGA的结构主要分为三部分：可编程逻辑块、可编程I／O模块、可编程内部连线。可编程逻辑块和可编程互连资源的构造主要有两种类型：即查找表型和多路开关型。 查找表型FPGA的可编程逻辑单元是由功能为查找表的SRAM构成函数发生器，由它来控制执行 FPGA应用函数的逻辑。 SRAM的输出为逻辑函数的值，由此输出状态控制传输门或多路开关信号的通断，实现与其它功能块的可编程连接。多路开关型可编程逻辑块的基本构成是一个多路开关的配置。利用多路开关的特性，在多路开关的每个输入接到固定电平或输入信号时，可实现不同的逻辑功能。大量的多路开关和逻辑门连接起来，可以构成实现大量函数的逻辑块。 FPGA由其配置机制的不同分为两类：可再配置型和一次性编程型。近几年来，FPGA因其具有集成度高、处理速度快以及执行效率高等优点，在数字系统的设计中得到了广泛应用。 7.2.2 DSP与FPGA性能比较 DSP内部结构使它所具有的优势为：所有指令的执行时间都是单周期，指令采用流水线，内部的数据、地址、指令及DMA总线分开，有较多的寄存器。 与通