MCS-51单片机的结构和原理精选.pptVIP

* * 掉电保护方式 数据转存； 接通备用电源。 复位电路 片内RAM 施密特触发器 RST/VPD VCC VSS 复位电路逻辑图 * * 低功耗方式 待机方式：振荡器工作，CPU不工作； 掉电保护方式：单片机一切工作都停止，只有内部RAM单元的内容被保存 。 D7 D6 D5 D4 D3 D2 D1 D0 SMOD / / / GF1 GF0 PD IDL 电源控制寄存器(PCON) * * 低功耗工作方式 空闲模式 CPU 进入睡眠状态但片内的外围电路仍然保持工作状态。正常操作模式的最后一条指令执行（PCON.IDL=1)进入空闲模式。空闲模式下，CPU 内容片内RAM 和所有SFR 保持原来的值。 硬件复位或外部中断均可结束空闲模式 掉电模式 振荡器停振，并且在最后一条指令执行(PCON.PD=1)进入掉电模式，降到2.0V 时，片内RAM 和SFR 保持原值。 硬件复位或外部中断均可结束掉电模式。硬件复位使所有的SFR 重新设置但不改变片内RAM 的值，外部中断允许SFR 和片内RAM 都保持原值） * * 思考题 片内RAM的容量？8051最大可配置的RAM/ROM容量？ 单片机主要有哪些组成部分？ 8051的PSEN、RD、WR的作用？ ALE线的作用？当8051不和RAM/ROM相连时，ALE线的输出频率是多少？ 堆栈的作用？堆栈指示器SP有多少位？ 时钟周期、机器周期和指令周期的含义？一个机器周期包含有多少个时钟周期？ 注意：说明 ALE/PROG：ALE(Address Latch Enable)为地址锁存允许信号。访问外部存储器时，提供地址锁存信号；当引脚输入编程脉冲信号时用作PROG引脚 EA/VPP：(External Address)为程序存储器选择信号。当EA=1时，PC小于1000H或1FFFH时，CPU访问片内ROM，超过时自动转向片外；反之，CPU访问片外的ROM。对片内EPROM编程期间，此引脚应加编程电源VPP PSEN：PSEN(Program Store Enable)为外部程序存储器读选通信号 RST/VPD：RST(Reset)为复位信号。在此引脚上输入两个机器周期以上的高电平，将使单片机处于复位状态(即单片机初始工作状态)。考虑电源稳定和振荡器起振所需要的时间，一般在RST引脚加10ms以上的高电平以产生复位信号。 VCC：单片机工作的主电源，一般外接+5V电源。 VSS：电源地线，工作时应接地。 XTAL1：内部反相放大器的输入端。 当采用外部振荡源时，对于HMOS(8051)单片机，此引脚应接地。对于CHMOS(80C51)单片机，此引脚作为驱动端。 XTAL2：内部反相放大器的输出端。 当采用外部振荡源时，对于HMOS单片机，XTAL2作为振荡信号输入端(由于XTAL2端的逻辑电平不是TTL标准电平，故需外接一个上拉电阻)，对于CHMOS单片机，XTAL1作为信号输入端，XTAL2端应悬空。 由P0口的结构图可看到，P0口的输出级为开漏输出，在驱动NMOS电路时应接上拉电阻；P0口作输入时，应使输出两个驱动场效应管截止而呈现悬浮的高阻态，所以需先向锁存器写“1”，(使用指令MOV P0，＃0FFH，或SETB P0.x)这样可以保证P0口正确读入输入量。否则，若锁存器为“1”状态，则/ Q端输出“1”将P0的引脚下拉为低电平，无法读入从引脚输入的高电平。P0口作为数据地址总线使用是为分时复用的双向总线。当单片机外接存储器或总线型的I/O接口芯片时，P0口就不能用作通用I/O口，只能作总线使用时输出。 P1口内部带有上拉电阻，由结构可看出，P1口的作用就是一个作为通用I/O口用。当用作输入时，同样向锁存器写“1”（MOV P1，＃0FFH，或SETB P1.x)。在C52中，P1.0、P1.1还可作为定时器/计数器2的外部输入端（T2/T2EX）。 从P2口的结构看，它比P0口少了一个与门，多了一个上拉电阻。作为通用I/O口时，同样必须向锁存器写“1”（MOV P2，＃0FFH或SETB P2.x)，使输出端的场效应管截止，保证正确的输入量读入。当作为总线使用时，P2口是用作高8位的地址输出总线。因此使用中有适当的灵活性。当P2口外接程序存储器时或较大容量的数据存储器时，P2口必须作地址总线使用。假设单片机外接有小容量的存储器，若容量小于256字节，此时，访问外部存储器可使用指令MOVX A,@Ri，高8位的地址不用，这时，P2口仍可作通用I/O口。若地址超过256字节且高8位地址用的口线不多时，可用通用一般I/O口作地址线，P2口的其余口线还可当通用I/O口用。例如，若外接有一个含1K的存储器芯片