[工学]04第四章触发器6学时.docVIP

第四章 触发器 知识要点: 1、基本RS触发器电路结构 2、主从结构触发器； 3、边沿结构触发器； 4、时钟触发器的逻辑功能； 5、不同类型时钟触发器的转换； 6、触发器逻辑功能的表示方法； 7、触发器的脉冲工作特性； 6  重 点: 1、熟练掌握触发器的相关专业名词以及基本特点； 2、正确理解触发器的电路结构和逻辑功能的关系； 3、熟练掌握触发器的逻辑功能及其描述方法； 4、正确运用各种触发器； 课后练习: P240-5.4.3 、P241-5.4.6、P242-5.4.9  概 述 1、数字逻辑电路的分类  按逻辑功 能不同分 组合电路：任一时刻的输出信号仅取决于当时的输入信号； 时序电路：任一时刻的输出信号不仅取决于当时的输入信号，同时也取决于电路原有的状态；  可见：时序电路对以前的输入信号具有“记忆”效应。实现“记忆”功能的基本部分 （电路单元）即触发器。触发器最显著特点就是具有存储功能。 2、对触发器的两个基本要求 （1）应该具有两个稳定状态——0态和1态，以正确表征其存储的内容； （2）能够接受、保存和输出信号；  3、触发器的现态和次态 现态——触发器接受输入信号之前的状态，用Q n 表示； 次态——触发器接受输入信号之后的状态，用Q n+1 表示； 现态和次态是两个相邻离散时间里触发器输出端的状态。 4、触发器的分类 基本触发器：输入信号直接加到输入端，是构成其它类型触发器的基础；  按电路结构和 工作特点分类 同步触发器：输入信号经控制门输入，且管理控制门的则是时钟脉冲，只有 在CP有效时，输入信号才能进入触发器； 主从触发器：输入信号先进入主触发器，然后再传给从触发器并输出，整个 构成分两步进行，具有主从控制特点； 边沿触发器：只有在时钟脉冲的边沿时刻，输入信号才能被接受；  说明：同步触发器、主从触发器、边沿触发器均属于时钟触发器，然而这里介绍的时钟触发器仅局限于 主从触发器和边沿触发器，不包括同步触发器。  第一节 触发器的常见电路结构形式 一、基本RS触发器——又称置位复位触发器、置0置1触发器 （一）与非门构成的基本RS触发器 1、电路结构与符号 Q Q Q Q Q Q  电路特点： G1 G 2 S R S R S R  两个与非门交叉耦合。S 、R 为信号输入端，反号表示低电平有效；Q（Q ）为状态对称 输出端，表示触发器的状态，且 Q 0（ Q = 1）称0态，Q = 1（Q = 0 ）称1态。  可见：触发器只可能有两个稳定的状态，即0态或1态，或者说状态互补（Q端状态即为触发器的状态）。  Q Q  2、工作原理 G 1 G 2 S R ① R = S = 1时，触发器稳定的输出状态保持不变（相当于电路没有输入信号），有 Qn+1 = Qn  ② S 、R  1 时，不管触发器原来处于何种状态（现态），触发器能且只能置成1状态，即Qn+1 =1  则：S 端称为置 1 输入端（置位输入端、置位触发端），简称置位端。 “触发器”含义的由来：S 端的电平下降到门G1的开门电平，Q 端电平开始上升至门G2的关门电 平时 Q端电平下降馈送到门G1的输入端，又促使 Q  端电平继续上升，形成正反馈，促使门G1截 止，门G2导通，既使 S 端的输入信号撤销，状态照样依旧完成，可见，S 端起到了“触发”的功能。  ③ S=1、R = 0 时，不管触发器原来处于何种状态（现态），触发器能且只能置成0状态，即Qn+1 = 0 则：R 端称为置 0 输入端（复位输入端、复位触发端），简称复位端。 ④ S=R =0 时，此时触发器的逻辑关系被破坏，习惯称为不定态，此种输入状态不允许。  可见：  S 、R 之间存在约束，且只能 S + R = 1  说明：当信号同时撤销时（即 S 、 R 同时由低电平变为高电平），触发器会竞争,状态说不定；当信号  分时撤销时，触发器的状态取决于后撤销的信号。  Q Q 3、波形分析（在忽略门传输延迟时间的前提下） S G 1 G 2 S R  R Q 4、基本RS触发器对触发脉冲的基本要求 主要原因——门电路存在传输延迟时间。  如：S = 0 、R = 1 时，经 t  后使Q＝1，再经 t  pd后才使 Q = 0 且正反馈维持Q＝1，所 以，触发脉冲的宽度一般应大于 2t pd  ，方使触发器可靠翻转。  5、特性表及特性方程 特性表（又名触发器状态转换真值表）——触发器输入、现态与次态之间逻辑关系真值表。 特性方程——次态函数表达式。 n +1 SR Q n 0 1  00 01 11 10  Qn+1 则： = S +