[理学]第8章 数字系统设计基础.pptVIP

第8章 数字系统设计基础 8.1.2 数字系统的定时 8.1.3 数字系统设计的一般过程 §8.2 ASM图表 2. 判断框 3、操作框 8.2.2 ASM图表含义 2. ASM块之间的时间关系 3. ASM块的建立 §8.3 数字系统的设计 8.3.2 数字系统设计举例——数字乘法器的设计 【例 1】 的计算过程 2. 初始结构 2. M，Q，A：寄存器 3.ASM 图 5. 处理器的实现的实现（以4×4为例） 操作函数 处理器 6. 控制器的实现 控制器逻辑图 §8.4 数字系统设计举例——简单计算机CPU逻辑设计 4、计算机逻辑图 8.4.2 CPU设计 2、CPU的内部构成(处理器) 3、处理器操作表 4、ASM图 5、控制器时序逻辑图 6、控制器输出函数（组合电路） 输出函数 7、控制器的结构 一个状态框等效于时序电路中的一个状态的圈图，这里T1表示状态，也表示一个控制函数，表示在T1状态下能够进行有关操作。 状态框和判断框构成了控制函数的图形表示。 控制函数为1实现对应的分支 从一个状态框到下一个状态框，在时间上处于两个时钟脉冲有效沿之间，即一个时钟周期内，其间的所有操作都认为是同时进行的。 在一个ASM块中，有寄存器和组合电路两种操作，组合电路的操作从“现态”的起点到“现态”的终点(“次态”的起点)间完成，而寄存器操作则在从“现态”到“次态”的过度时刻才进行，甚至在在进入次态后才完成。因为寄存器操作必须要在CLK的有效沿触发时才能实现。 在建立ASM图的过程中，要根据所进行的操作来决定状态的设置，即在ASM图中要以CP的顺序作为时间的步伐，即以一个CLK周期对应一个ASM块，这是硬件设计区别于软件编程的地方。 在上图中，A?A+1是寄存器操作，而比较A=n是组合电路操作，但A=n的比较又与计数器A的内容有关。因此是否在A?A+1和A=n之间增加一个状态，将产生两种完全不同的结果。设A=15，则A+1=16，如果不在A?A+1和A=n之间增加一个状态，则在n=15时，次态为T3，如果在A?A+1和A=n之间增加一个状态T2，则将上图中的T1换成T2，则在n=16时，次态才为T3。 数字乘法器可用组合电路来设计，先设计1位乘法器，再由1位发展到多位。用时序电路实现有两种方法：一种是被乘数累加法，将被乘数作乘数次的加法。当乘数较大时，技术加法的次数较多；另一种方法是移位相加法。作加法的次数少于等于乘数的位数，这是所要介绍的。 T1和T2是寄存器的两个状态。当CP触发使从T1→T2时，将全加器的输出结果存如A，进位寸入A0。当CP触发使从T2 →T1时，进行移位操作，同时计数器CNT加1。因此，可得到ASM图。 由操作函数可得处理器逻辑图：见教材图8-26(P218) 在任意时刻，只有一个触发器处于“1”态，其它处于“0”态。在CP脉冲的作用下，“1”态按设定的逻辑进行移位，因此这种方法设计的控制器类似一个移位寄存器。 其中A、B(8位并入、并出)、C(1位进位)、PC(6位程序计数)为CPU内部寄存器，MA表示存储器地址，(MA)表示地址MA中存储的内容(8位)。 CPU以程序计数器PC的值为地址，从RAM中取出指令，存入指令寄存器IR，然后根据指令要求完成一项操作，之后有PC?PC+1，再取下一条指令?? 其中MUX1是一个数据选择器，C是加法进位寄存器，程序计数器PC具有计数、清零和并入的功能。 * §8. 1数字系统概述 8.1.1 数字系统结构 数字系统：规模较大的时序电路 (1) 同步数字系统: 系统只有一个时钟CLK (2) 输入信号转换成与时钟脉冲同步的信号 (3) 时钟脉冲应同时到达所有存储元件的动态输入端 如图，可用一个门对CLK进行控制 (一) 系统设计 1、设计问题：系统的任务、工作和要求。 2、初始结构： 系统的基本组成，单元和变量等。 3、算法： 系统的运行过程、流程图等。 (二) 逻辑设计 1、处理器设计 ： 2、控制器设计 ： (1) 处理器结构；(2) 处理器操作说明。 (1) 控制器的任务；(2) 控制器的结构。 (三) 电路设计 具体电路的实现 算法状态机(ASM)：数字系统控制过程的算法流程图，描述系统操作和时间序列（①操作，②控制，③时间序列）。 8.2.1 ASM图表符号 1. 状态框：一个矩形框，在框内表示数据处理的操作。 进入一个状态，必须由 CLK触发 左上角的“符号”为状态变量，右上角为状态的代码 。 用菱形或多菱角形表示，框内的判断量来自外部输入或内部状态，用于决定流程的转变方向。 状态框与判断框组合 p1 = T1X1 p