[理学]EDA第1章 概述.pptVIP

EDA技术及其应用 EDA 技术及其应用 2、PROM可编程原理 1.9 CPLD的结构与工作原理 1.10 FPGA的结构与工作原理 1.11 FPGA/CPLD产品概述 1.12 QuartusII 简介 C、ASM... 程序 CPU指令/数据代码： 010010 100010 1100 软件程序编译器 COMPILER 编译器和综合功能比较 VHDL/VERILOG. 程序 硬件描述语言 综合器 SYNTHESIZER 为ASIC设计提供的 电路网表文件 （a）软件语言设计目标流程 （b）硬件语言设计目标流程 适 配 适配器也称为结构综合器，它的功能是将由综合器产生的网表文件配置于指定的目标器件中，并产生最终的可下载文件。 仿真（Simulation） 功能仿真（Function Simulation） 时序仿真（Timing Simulation） 仿真是对所设计电路的功能的验证 编程下载（Program） 把适配后生成的编程文件装入到PLD器件中的过程，或称为下载。 通常将对基于EEPROM工艺的非易失结构PLD器件的下载称为编程（Program），将基于SRAM工艺结构的PLD器件的下载称为配置（Configure）。 硬件测试 最后是将含有载入了设计的FPGA或CPLD的硬件系统进行统一测试，以便最终验证设计项目在目标系统上的实际工作情况，以排除错误，改进设计。 1.7 常用EDA工具 本节主要介绍当今广泛使用的以开发FPGA和CPLD为主的EDA工具。 EDA工具大致可以分为如下5个模块： 设计输入编辑器 仿真器 HDL综合器 适配器(或布局布线器) 下载器 设计输入编辑器 逻辑综合工具（Synthesis Tools） 仿真器 按处理的硬件描述语言类型分，HDL仿真器可分为： (1) VHDL仿真器。 (2) Verilog仿真器。 (3) Mixed HDL仿真器(混合HDL仿真器，同时处理Verilog与 VHDL)。 (4) 其他HDL仿真器。 仿真工具（simulation tools） 适配器(布局布线器) 下载器(编程器) 适配器的任务是完成目标系统在器件上的布局布线。适配即结构综合，通常由可编程逻辑器件的厂商提供专门针对器件开发的软件来完成。这些软件可以单独或嵌入在厂商的针对自己产品的集成EDA开发环境中存在。 EPLD - Erasable Programmable Logic Device CPLD - Complex Programmable Logic Device FPGA - Field Programmable Gate Array 1.8 PLD 1、可编程逻辑器件的分类 1）按集成度集成度划分： 低集成度芯片 高集成度芯片 2）按可编程逻辑器件划分： 乘积项结构器件 查找表结构器件 1、可编程逻辑器件的分类 3）按编程工艺划分： 熔丝(Fuse)型器件 反熔丝(Anti-fuse)型器件 EPROM型 EEPROM型 SRAM型 Flash型 图1-2 PLD的互补缓冲器 图1-3 PLD的互补输入 图1-4 PLD中与阵列表示 图1-5 PLD中或阵列的表示 图1-6 阵列线连接表示 图1-7 PROM表达的PLD阵列图 图1-8 用PROM完成半加器逻辑阵列 GAL16V8 3、 GAL GAL的OLMC单元设有多种组态，可配置成专用组合输出、专用输入、组合输出双向口、寄存器输出、寄存器输出双向口等，为逻辑电路设计提供了极大的灵活性。由于具有结构重构和输出 端的任何功能均可移到另一输出引脚上的功能，在一定程度上，简化了电路板的布局布线，使系统的可靠性进一步地提高。GAL的出现是复杂PLD的里程碑。 KX康芯科技 图1-9 CPLD的基本结构 MAX7128S的结构 1．逻辑阵列块(LAB) 1个逻辑阵列块(LAB) 由16个宏单元的阵列构成 2．可编程连线阵列(PIA) PIA信号布线到LAB的方式 KX康芯科技 3．I/O控制块 EPM7128S器件的I/O控制块 1、 查找表逻辑结构 图1-13 FPGA查找表单元 图1-14 FPGA查找表单元内部结构 KX康芯科技 图1-15