[工学]65 若干典型的时序逻辑集成电路.ppt

《数字电子技术》 重庆工学院 6.5 若干典型的时序逻辑集成电路 6.5.1 寄存器和移位寄存器 6.5.2 计数器 1. 寄存器 6.5.1 寄存器和移位寄存器 寄存器:是数字系统中用来存储代码或数据的逻辑部件。它的主要组成部分是触发器。 一个触发器能存储1位二进制代码，存储 n 位二进制代码的寄存器需要用 n 个触发器组成。寄存器实际上是若干触发器的集合。 8位CMOS寄存器74HC/HCT374 1 1 1 1 1 1 0 1 1 1 1 1D C1 CP 1 OE 1 E Q0 1 1D C1 E Q1 1 1D C1 E Q7 D0 D1 D7 … … … … … 脉冲边沿敏感的寄存器 8位CMOS寄存器74LV374 高 阻 H H ↑ H 高 阻 L L ↑ H 存入数据，禁止输出 H H ↑ L 对应内部触发器的状态 L L ↑ L 存入和读出数据 Q0~Q7 DN CP 输 出 内部触发器QNn+1 输 入 工作模式 2. 移位寄存器 移位寄存器是既能寄存数码，又能在时钟脉冲的作用下使数码向高位或向低位移动的逻辑功能部件。 按移动方式分 单向移位寄存器 双向移位寄存器 左移位寄存器 移位寄存器的逻辑功能分类 移位寄存器的逻辑功能 右移位寄存器 (1) 基本移位寄存器 （a）电路 串行数据输入端D0 D2 D1 D3 串行数据输出端 并行数据输出端 1D Q0 DSI CP ＞ C1 1D ＞ C1 1D ＞ C1 1D ＞ C1 Q1 Q2 Q3 Q3 Q2 Q1 Q0 DSO FF3 FF0 FF1 FF2 D0=DSI D1=Q0n D2=Q1n D3=Q2n Q0n+1=DSI Q1n+1 =D1 = Q0n Q2n+1 =D2 =Q1n Q3n+1 =D3 = Q2n 1. 写出激励方程： 2. 写出状态方程： (b) 工作原理 FF0 FF1 FF2 FF3 Q0n+1 = DSI Q1n+1 = Q0n Q2n+1 = Q1n Q3n+1 = Q2n D0 D2 D1 D3 =1 0 1 1 1D Q0 DSI CP ＞ C1 1D ＞ C1 1D ＞ C1 1D ＞ C1 Q1 Q2 Q3 Q3 Q2 Q1 Q0 DSO FF3 FF0 FF1 FF2 0 0 0 0 1CP 后1→ 0 0 0 1 2CP 后1→ 0 0 1 1 3CP 后0→ 0 1 1 0 4CP 后1→ 1 1 0 1 DSI 从高位开始输入 经过4个CP脉冲作用后，从DSI端串行输入的数码就可以从Q0 Q1 Q2 Q3并行输出。 串入?并出 经过8个CP脉冲作用后，从DSI 端串行输入的数码就可以从DSO 端串行输出。 串入?串出 （2）典型集成电路 8位移位寄存器74HC/HCT164 内部逻辑图 1D C1 R 1 1 1 1 1 Q0 1D C1 R 1 Q1 1D C1 R 1 Q7 CP CR DSA DSB … … … 2. 多功能双向移位寄存器 多功能移位寄存器工作模式简图 （1）工作原理 高位移向低位----左移 低位移向高位----右移 D0 D1 D2 D3 FF0 FF1 FF2 FF3 并行输入 并行输出 右移串行输入（DIR) 左移串行输出（DOL) 右移串行输出（DOR) 左移串行输入（DIL ) Q0 Q1 Q2 Q3 实现多种功能双向移位寄存器的一种方案(仅以FFm为例) S1S0=00 Qmn+1= Qmn 不变 S1S0=01 Qmn+1= Qm-1n 低位移向高位 S1S0=10 Qmn+1= Qm+1n高位移向低位 S1S0=11 Qmn+1= Dm 并入 （2）典型集成电路 CMOS 4位双向移位寄存器74HC/HCT194 74HCT194 的功能表 置数 左移 右移 保持 清零 功能 DI0 DI1 DI2 DI3 DI0*DI1*DI2*DI3* ↑ × × H L H Q1n+1 Q2n+1 Q3n+1 H × × × × ↑ × H H L H Q1n+1 Q2n+1 Q3n+1 L × × × × ↑ × L H L H H Q0n+1 Q1n+1 Q2n+1 × × × × ↑ H × L H H L