[工学]数字电子技术基础4.ppt

第四章 触发器 4.1 基本RS触发器（SR锁存器） 4.2 其他类型触发器 4.3 不同类型触发器之间的转换 第四章 触发器 4.1 基本RS触发器（SR锁存器） 4.2 其他类型触发器 4.3 不同类型触发器之间的转换 第四章 触发器 4.1 基本RS触发器 4.2 其他类型触发器 4.3 不同类型触发器之间的转换 例：已知由与非门构成的同步RS触发器的时钟信号和输入信号如图所示，试画出 Q 和 Q 端的波形，设触发器的初态为Q=0。 主从RS触发器的特性表 例1：已知负边沿翻转的主从RS触发器的时钟信号和输入信号如图所示，试画出 Q 和 Q 端的波形，设触发器的初态为Q=0。 例2：已知负边沿翻转的主从RS触发器的时钟信号和输入信号如图所示，试画出 Q 端的波形，设触发器的初态为Q=0。 例3：已知负边沿翻转的主从RS触发器的时钟信号和输入信号如图所示，试画出 Q 端的波形，设触发器的初态为Q=0。 例4：已知负边沿翻转的主从RS触发器的时钟信号和输入信号如图所示，试画出 Q 端的波形，设触发器的初态为Q=0。 利用CMOS传输门的边沿触发器 边沿D触发器的特性表： 具有异步置0、置1端的边沿D触发器 维持阻塞结构的边沿D触发器 第四章 触发器 4.1 基本RS触发器 4.2 其他类型触发器 4.3 不同类型触发器之间的转换 边沿JK触发器的逻辑符号 边沿JK触发器的特点 ①边沿触发，无一次变化问题。 ②功能齐全，使用方便灵活。 ③抗干扰能力极强，工作速度很高。 边沿JK触发器的逻辑符号（下降沿翻转）。 要注意该符号与主从JK触发器符号的差别。 例：电路如图，已知D触发器为正边沿翻转的边沿触发器，JK触发器为负边沿翻转的边沿触发器。试画出 Q 端的波形，设触发器的初态为Q=0。 t CP 0 1 2 3 4 5 6 t S 0 t R 0 t Qm 0 t Q 0 t S 0 t CP 0 1 2 3 4 5 6 t R 0 t Qm 0 t Q 0 t CP 0 1 2 3 4 5 6 t Qm 0 t Q 0 t S 0 t R 0 (二)主从JK触发器 将 代入主从RS触发器的特性方程，即可得到主从JK触发器的特性方程： 主从JK触发器没有约束。 特性表 时序图 逻辑符号 电路特点 ①主从JK触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，具有　CP＝1期间接收输入信号，CP下降沿到来时触发翻转的特点。 ②输入信号J、K之间没有约束。 ③存在一次变化问题。在CP=1期间，主触发器的状态只能改变一次，而不论JK端发生了多少次变化。 在时钟脉冲作用期间，J,K的变化可能引起主触发器状态的变化，但只能改变一次。 当Q=0时，只有J的变化可以使Qm变化,即由0变为１，且只能变化一次； 当Q=1时，只有K变化才能使Qm发生变化，即由1变0，且也仅能一次。这种现象为主从触发器的一次变化现象。 例1：已知负边沿翻转的主从JK触发器的时钟信号和输入信号如图所示，试画出 Q 端的波形，设触发器的初态为Q=0。 例2：已知负边沿翻转的主从JK触发器的时钟信号CP和输入信号J、K的波形如图所示，试画出 Q 端的波形，设触发器的初态为Q=0。 例3：已知负边沿翻转的主从JK触发器的时钟信号和输入信号如图所示，试画出 Q 端的波形，设触发器的初态为Q=0。 带清零端和预置端的主从JK触发器 RD=0，直接置0 SD=0，直接置1 0 1 1 1 0 1 0 1 1 1 0 1 0 1 0 带清零端和预置端的主从JK触发器的逻辑符号 与输入主从JK触发器的逻辑符号 主从JK触发器功能完善，并且输入信号J、K之间没有约束。但主从JK触发器还存在着一次变化问题，即主从JK触发器中的主触发器，在CP＝1期间其状态能且只能变化一次，这种变化可以是J、K变化引起，也可以是干扰脉冲引起，因此其抗干扰能力尚需进一步提高。 三 边沿触发器 主从JK触发器存在“一次变化现象”，抗干扰能力较差。 为了提高触发器的可靠性，增强抗干扰能力，希望触发器的次态仅仅取决于CP信号下降沿（或上升沿）到达时刻输入信号的状态。而在此之前和之后输入状态的变化对触发器的次态没有影响。 →“边沿触发器”具有这样的特性。 工作原理 （1）CP＝0时，门G7、G8被封锁，门G3、G4打开，从触发器的状态取决于主触发器Q=Qm、Q=Qm，输入信号D不起作用。 （2）CP＝1时，门G7、G8打开，门G3、G4被封锁，从触发器状态不变，主触发器的状态跟随输入信号D的变化而变化，即在CP＝1期间始终都有Qm=D。 (一)边沿D触发器 （3）CP下降沿到来时，封锁门G7、G8，打开门G3、G4，主触