第3章 VHDL语言程序的结构.pdf

VHDL语言程序的结构 唐 进 北京邮电大学自动化学院 bittrinity@ 北京邮电大学自动化学院 电子线路设计与仿真讲稿 VHDL基本概念 硬件描述语言（Hardware Description Language， HDL ），顾名思义，是电子系统硬件行为描述、结构描 述、数据流描述的语言。利用硬件描述语言可以进行数字 电子系统的设计。 VHDL语言的英文全名是Very High Speed Integrated Circuit Hardware Description Language即超高速集 成电路硬件描述语言。 美国国防部电子系统项目有众多的承包公司。由于各公司 技术路线不一致，许多产品不兼容，他们使用各自的设计 语言，造成了信息交换困难和维护困难。国防部为他们的 超高速集成电路提供一种硬件描述语言，要求各公司的合 同都用它来描述，以避免产生歧义。 2011年11月1 日 北京邮电大学自动化学院 电子线路设计与仿真讲稿 VHDL工作小组于1981年6月成立，提出了满足电 子设计要求的能够作为工业标准的HDL。1983 年，提出语言版本和开发软件环境。1986年IEEE 标准化组织开始工作，讨论VHDL语言标准，于 1987年 12月通过标准审查，并宣布实施，即 IEEE STD 1076-1987[LRM87] 。 1993 年 VHDL 重新修订，形成新的标准即IEEE STD 1076-1993[LRM93]。 美国国防部实施新的技术标准，要求电子系统开 发商的合同文件一律采用VHDL文档。即第一个官 方VHDL标准得到推广、实施和普及。 Verilog HDL于1995年成为IEEE标准，即 Verilog HDL 1364-1995。 2011年11月1 日 北京邮电大学自动化学院 电子线路设计与仿真讲稿 第一节 VHDL程序结构 例1 一个2输入的与门的VHDL语 言逻辑描述 AND2 a y b y=a AND b 2011年11月1 日 北京邮电大学自动化学院 电子线路设计与仿真讲稿 LIBRARY ieee; --库说明语句 USE ieee.std_logic_1164.ALL;--程序包说明语句 ENTITY and2 IS --实体 PORT( a, b: IN STD_LOGIC; y : OUT STD_LOGIC); 实体申明 描述元器件的对 END and2; 外关系 ARCHITECTURE and2x OF and2 IS --结构体 BEGIN y=a AND b