Quartues的使用.docVIP

FPGA的设计流程 1. Quartus II的设计流程 Quartus II软件是Altera提供的FPGA/CPLD开发集成环境,基于Quartus II的设计流程如图所示。 设计输入 Quartus II软件为设计输入提供了多种途径来完成目标电路系统的表达和输入方式，如文本输入方式、原理图输入方式、状态图输入方式、波形输入方式以及混合输入方式。相比之下，VHDL 文本输入方式最基本，最直接、也最重要。 设计编译和仿真 Quartus II软件的编译器功能包括设计错误检查、逻辑综合Altera适配器件，以及功能仿真和时序仿真、定时分析和器件编程产生输出文件。编译器首先是提取项目设计文件之间的层次连接信息，并检查基本的设计输入错误，然后结合所有的设计文件生成能被高效处理的数据库。 仿真的目的就是在软件环境下，检验设计文件是否和预期目的一致。在Quartus II中，仿真分为功能仿真和时序仿真。功能仿真的主要目的是验证设计文件的逻辑功能是否正确，是否满足设计要求。时序仿真是考虑了器件延时情况下，设计文件是否能够达到预期目的。多数情况下，时序仿真验证的结果基本与实际电路的工作结果相一致。 引脚锁定 为设计文件中的引脚分配FPGA/CPLD芯片上具体的引脚号，以方便观察设计文件在实验箱上的实际效果。 编程下载 编程下载是指将是实现后的设计文件转化成在FPGA中实际使用的数据文件，并进行硬件配置的过程。 时序仿真 在高速FPGA设计过程中，时序仿真是必不可少的仿真验证形式。通过计算各信号之间的时间延迟，时序仿真可以有效地分析设计中可能存在的竞争和冒险，从而确定设计的实际工作性能。多数情况下，时序仿真验证的结果与实际电路的工作结果一致。 下载配置 下载配置是将实现后的设计文件转换为在FPGA中实际使用的数据文件，并进行硬件配置的过程。 针对不同的器件类型和应用场合，Xilinx公司为其FPGA系列产品提供了JTAG模式、Parallel模式、Master Serial模式、Slave Serial模式等多种下载配置模式。不同的FPGA产品可以采用不同的下载配置模式。 2 Quartus II的使用方法 1.建立工程 任何一项设计都是一项工程（Project），都必须首先为此工程建立一个放置与此工程相关的所有设计文件的文件夹。此文件夹将被EDA软件默认为工作库（Work Library）。一般，不同的设计项目最好放在不同的文件夹中，而同一工程的所有文件都必须放在同一文件夹中。首先建立工作库目录，以便存储工程项目设计文件。在D盘下新建文件夹并取名Mydesign。双击Quartus II软件启动图标，即可启动Quartus II软件，启动界面如图所示。 ?Quartus II启动界面使用New Project Wizard 可以为工程指定工作目录、分配工程名称以及指定最高层设计实体的名称，还可以指定要在工程中使用的设计文件、其他源文件、用户库和EDA 工具，以及目标器件系列和具体器件等。在此要利用“New Preject Wizard”工具选项创建此设计工程，并设定此工程的一些相关的信息，如工程名、目标器件、综合器、仿真器等。(1) 打开建立新工程管理窗。选择菜单File→New Preject Wizard 命令，即弹出“工程设置”对话框，以此来建立新的工程。 ?(2) 单击此对话框最上一栏右侧的“… ”按钮，可以选择工程存放在硬盘上的位置，此例中将工程放在D盘mydesign文件夹下。这三行的第一行的d:\mydesign表示工程所在的工作库文件夹；第二行的half_add 表示此项工程的工程名，工程名可以取任何其他的名，也可直接用顶层文件的实体名作为工程名，在此就是按这种方式取的名；第三行是当前工程顶层文件的实体名，这里即为half_add。 ?设置工程的基本信息 (3) 将设计文件加入工程中。单击下方的Next 按钮，弹出对话框如图2-6所示，在对话框中单击File? name 右侧的“… ”按钮，可以将与工程相关的所有VHDL 文件（如果有的话）加入进此工程，此工程文件加入的方法有两种：第1 种是单击“Add … ”按钮，从工程目录中选出相关的VHDL 文件；第2 种方法是单击Add All 按钮，将设定的工程目录中的所有VHDL 文件加入到工程文件栏中。如果还没有建立VHDL文件，就直接点击“Next”即可。 添加文件 （）选择目标芯片。单击Next 按钮出现如图2-7的对话框用来选择目标芯片。首先在Family 栏选芯片系列，选择此系列的具体芯片EPF1。 ????????????????????????????????????????????????????????????????????? 图2-7 器件类型选择（2