[工学]锁存器和触发器.ppt

1 5.1 双稳态存储单元电路 5.1.1 双稳态的概念 5.1.2 双稳态存储单元电路 定义： Q=0为电路的0状态（复位状态） Q=1为电路的1状态（置位状态） 2 5.2 锁存器 都具有0和1两种稳定状态，一旦状态被确定，就能自行保持，一个锁存器或触发器能存储一位二进制码。 锁存器和触发器 2. 不同点： 触发器---对脉冲边沿敏感的存储电路，在时钟脉冲的上升沿或下降沿的变化瞬间改变状态。 锁存器---对脉冲电平敏感的存储电路，在特定输入脉冲电平作用下改变状态。 共同点： 5.2.1 SR锁存器 1．基本SR锁存器(由或非门构成) 反馈 逻辑图 逻辑表达式： S——置位（1）端 (SET) ； R——复位(RESET)端或清零（0）端。 G1 G2 Q 初态：R、S信号作用前Q端的状态，用Q n表示。也称现态。 次态：R、S信号作用后Q端的状态，用Q n+1表示。 4 输入S=0， R=0时 若原状态： 1 0 0 0 0 1 输出保持原状态： 若原状态： 0 0 1 0 输出保持原状态： 保持！ 5 输入S=0，R=1时 若原状态： 0 1 0 1 0 1 输出仍保持： 若原状态： 1 0 0 1 0 1 输出变为： 置“0”！ 结论：无论原状态如何，只要S=0, R=1，输出均为 6 输入S=1，R=0时 若原状态： 0 1 0 1 1 0 输出变为： 若原状态： 1 0 1 0 1 0 输出保持： 置“1” ！ 结论:无论原状态如何,只要S=1，R=0，输出均为 输入S=1，R=1时 输出：全是0 注意：当S、R同时由1变为0时，翻转快的门输出变为1，另一个不得翻转。因此，该状态为不确定状态。 基本SR锁存器的功能表 约束条件: SR = 0 8 基本SR锁存器也可以用与非门构成 用与非门构成基本SR锁存器的功能表 基本锁存器的特点总结： （1）有两个互补的输出端，有两个稳定的状态。 （2）有复位（Q=0）、置位（Q=1）、保持原状态三种功能。 （3）R为复位输入端，S为置位输入端，可以是低电平有效，也可以是高电平有效，取决于触发器的结构。 （4）由于反馈线的存在，无论是复位还是置位，有效信号只需要作用很短的一段时间。 10 工作原理: E=1： E=0： 状态发生变化。 状态不变 2. 逻辑门控SR锁存器 R S 11 12 5.2.2 D 锁存器 1. 逻辑门控D锁存器 13 S =0 R=1 D=0 Q = 0 D=1 Q = 1 = D S =1 R=0 D锁存器的功能表 逻辑功能 14 2. 传输门控D锁存器 (c) E=0时 (b) E=1时 (a) 电路结构 TG2导通， TG1断开 TG1导通， TG2断开 Q = D Q 不变 15 (c) 工作波形 E=0时 E=1时 TG2导通， TG1断开 TG1导通， TG2断开 Q = D Q 不变 16 3. D 锁存器的动态特性 定时图:表示电路动作过程中，对各输入信号的 时间要求以及输出对输入信号的响应时间。 17 74HC/HCT373 八D锁存器 4. 典型集成电路 18 74HC/HCT373的功能表 L*和H*表示门控电平LE由高变低之前瞬间Dn的逻辑电平。 19 5.3 触发器的电路结构和工作原理 锁存器与触发器 锁存器在E的高(低)电平期间对信号敏感 触发器在CP的上升沿(下降沿)对信号敏感 20 主锁存器与从锁存器结构相同 1. 电路结构 TG1和TG4的工作状态相同 TG2和TG3的工作状态相同 5.3.1 主从触发器 21 2. 工作原理： TG1导通，TG2断开——输入信号D 送入主锁存器。 TG3断开，TG4导通——从锁存器维持在原来的状态不变。 (1) CP=0时: Q跟随D端的状态变化，使Q=D。 22 工作原理： (2) CP由0跳变到1 : 触发器的状态Q仅仅取决于CP信号上升沿到达前瞬间的D信号， 在CP=1期间保持。 TG3导通，TG4断开——从锁存器Q的信号送Q端。 Qn+1＝D 23 。 2. 典型集成电路 74HC/HCT74 中D触发器的逻辑图 24 74HC/HCT74的功能表 74HC/HCT74的逻辑符号和功能表 具有直接置1、直接置0，正边沿触发的D功能触发器 25 5.3.2 维持阻塞触发器 1. 电路结构与工作原理 26 3. 典型集成电路-74x74 Qn+1＝D 27 5.3.3 利用传输延迟的触发器 1. 电路结构与工作原理 J－K触发器的特性方程为： 28 2. 典型集成电路-74F