Chap5 时序机.pptVIP

Unit 2 CMOS电路设计基础 Chap 5 时序电路(时序机) Unit 1 绪论Unit 2 CMOS电路设计基础 Chap2 MOS器件与工艺 Chap3 逻辑门单元 Chap4 组合逻辑网络 Chap5 时序电路（时序机） 时序机 存储单元 时序机与时钟规则 时序机设计 存储单元 基本原理 锁存器 触发器 Why要有存储单元? 时序机（时序电路、时序系统） 电路有状态 状态是时变的（时钟），随时钟的推进而变化状态 与组合电路不同，输出由输入和状态共同确定 时序机状态的保持和变化：靠存储单元 在时钟控制下，通过存储数据来保持状态 在时钟控制下，置入（load）数据改变存储的数据，改变状态 存储单元的基本构成 基本构成 内部存储元件 电容（动态） 反馈（静态） 控制电路 各类存储单元的不同点 时钟作用形式（使得数据置入行为改变存储数据） 电平或边沿 时钟控制下的数据置入行为如何改变存储数据？ 动态或静态 存储数据怎样被读出 (数据置入与读出是否独立的事件，就是说置入数据变化时读出数据是否同时变化)？ 锁存器或触发器 置入与读出间是否存在复合的路径？ 逻辑表达式 存储单元的分类 锁存器(Latch) 置入数据变化时读出数据同时变化（读出端跟随置入端）——锁存器是透明的 触发器(Flip-flop) 置入与读出是独立的事件——触发器是不透明的 存储单元的术语与参数 边沿：上升或下降的转换处 占空时间：时钟中的起有效作用的部分，例如：低电平有效时，占空时间是时钟为0的部分 建立时间：在时钟作用前，置入数据要稳定的最小时间 保持时间：在时钟作用后，置入数据要保持的最小时间 下图以下降沿触发为例 锁存器 置入数据变化时读出数据同时变化——锁存器是透明的 动态锁存器 静态锁存器 动态锁存器 采用最简单的存储单元结构 通过反相器的栅电容来存储电荷 动态锁存器的工作原理和特性 工作原理 置入数据：当时钟? = 1时，传输门打开，反相器输出（读出数据同时变化）跟随D输入端 读出数据：当时钟? = 0时，传输门关闭，反相器输出（ 读出数据）由存储节点决定 建立时间与保持时间：由传输门决定——必须确保通过传输门的存储数据值是稳定的 建立时间——由Cg的充电时间决定 保持时间——由传输门关断时间决定 特性 使用CMOS传输门来保证存储节点总是被较好的驱动 存储电容主要来自反相器的栅电容 对锁存器置入数据（传输门打开）时，锁存器同时可以读出数据（透明的） 动态锁存器存储电荷的泄漏 存储电荷的泄漏主要是由于反偏的漏电流引起 存储的数据在约 1ms 内较好 存储的数据超时必须重置，才能保证正确：如果数据置入不是每个时钟的，就必须保证锁存器loaded often enough 以保持数据的正确 所以称 “动态” 动态锁存器的版图 多路选择的动态锁存器 静态锁存器 动态锁存器和静态锁存器的区别 动态锁存器 数据的存储依靠电容。由于电容的放电，需要loaded often enough 以保持数据的正确（恢复数值） 在一个时钟相位置入数据，在另一个相位读出数据 静态锁存器 数据的存储本质上也是依靠电容，但采用反馈机制来恢复数值 在一个时钟相位置入数值，在另一个相位读出数据和进行反馈 静态锁存器 回流锁存器 钟控反相器锁存器 重生锁存器 回流锁存器 在第一个相位?1 ，置入数据到第一个反相器的输入端栅电容（读出数据同时发生变化，是透明的） 在第二个相位?2 ，两个反相器通过传输门回流补偿恢复数据，同时读出数据 回流锁存器的工作原理 静态 反馈回路在?1时不开通，在?2时开通 存储节点必须在?2开通前已与读出端保持正确的同电平 存在充电共享问题 当存储节点被充电后，在?2时回流传输门导通，此时充电节点可以先通过回流传输门连接到读出端电容，形成充电共享，造成数值出错 钟控反相器锁存器：其中的钟控反相器 钟控反相器的工作原理 ? = 0: 两个时钟控制的晶体管截止，读出悬空（高阻态） ? = 1: 两个时钟控制的晶体管导通，电路表现为一个普通反相器驱动输出 钟控反相器锁存器 采用钟控反相器的D型锁存器（ Clocked inverter latch ） ? = 1: i2悬空断开， 破坏反馈； i1 导通，输入 D端从i1置入数据驱动i3（读出数据同时变化，是透明的） ? = 0: i1悬空断开，i2与i3形成反馈回路（形成回流锁存器）恢复数据，同时读出数据 重生锁存器 重生锁存器的工作原理 在两个反相器的下拉网络中，使用了时钟控制的 NMOS 第二个反