5 三态总线控制电路设计.docVIP

EDA实验报告书 姓名 学号 实验时间 课 题 名 称 三态总线控制电路设计 实 验 目 的 掌握进程的一般描述方法； 2．进一步掌握文本输入的EDA设计方法。 设 计 要 求 设计一个三态总线控制门电路。具体设计要求如下： 1）当EN=0时，三态门的输出端处于高阻状态； 2）根据EN值的不同，使得输出端分别选择输出七个输入端的信号。 七个输入端的输入信号均为四位二进制信号。试用两种方法实现。 （其中必须包含信号量的定义） 设 计 思 路 使用IF语句和CASE语句分别设计两种程序，利用STD_LOGIC数据类型的‘Z’对一个变量赋值，即会引入三态门，并在控制下可使其呈高阻态，这等效于使三态门禁止输出。 设 计 源 程 序 设计1（IF语句） LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY santaimendianlu IS port(input6,input5,input4,input3,input2,input1,input0:IN STD_LOGIC_VECTOR(3 DOWNTO 0); enable :IN STD_LOGIC_VECTOR(2 DOWNTO 0); output :OUT STD_LOGIC_VECTOR(3 DOWNTO 0)); END santaimendianlu; ARCHITECTURE multiple_drivers OF santaimendianlu IS SIGNAL SINT :STD_LOGIC_VECTOR(3 DOWNTO 0); BEGIN PROCESS(enable,input6,input5,input4,input3,input2,input1,input0) BEGIN IF enable=000 then SINT= ZZZZ; ELSIF enable=001 then SINT=input6; ELSIF enable=010 then SINT=input5; ELSIF enable=011 then SINT=input4; ELSIF enable=100 then SINT=input3; ELSIF enable=101 then SINT=input2; ELSIF enable=110 then SINT=input1; ELSIF enable=111 then SINT=input0; ELSE SINT = ZZZZ; END IF; output=SINT; END PROCESS; END multiple_drivers; 设计2（CASE语句） LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY santaimendianlu1 IS Port (input6,input5,input4,input3,input2,input1,input0:IN STD_LOGIC_VECTOR(3 DOWNTO 0); enable :IN STD_LOGIC_VECTOR(2 DOWNTO 0); output :OUT STD_LOGIC_VECTOR(3 DOWNTO 0)); END santaimendianlu1; ARCHITECTURE bhv OF santaimendianlu1 IS SIGNAL SINT :STD_LOGIC_VECTOR(3 DOWNTO 0); BEGIN PROCESS(enable,input6,input5,input4,input3,input2,input1,input0) BEGIN CASE enable IS WHEN 000 = SINT=(others =Z); WHEN 001 = SINT=input6; WHEN 010 = SINT=input5; WHEN 011 = SINT=input4; WHEN 100 = SINT=input3; WHEN 101 = SINT=input2; WHEN 110 = SINT=input1; WHEN 111 = SINT=input0; WHEN OTHERS =SINT=(others =Z);