第3章组合逻辑电路 - 第3章组合逻辑电路.pptVIP

第3章 组合逻辑电路 学时分配：共10学时 教学目标：通过本章的学习，掌握组合逻辑电路的分析和设计；熟悉组合逻辑的竞争和冒险。掌握组合模块电路（优先编码器、译码器、数据选择器、加法器和比较器等）的电路功能、逻辑关系、扩展和应用。 3.1 概述 一、组合逻辑电路的逻辑功能特点：任意时刻的输出仅仅取决于该时刻的输入，与电路以前的状态无关。 二、电路的结构特点：电路中不包含有记忆单元；电路中不存在输出到输入的反馈连接；电路由逻辑门构成。 对于任何一个多输入、多输出的组合逻辑电路，都可由框图示意： 三、时序逻辑电路： 是与组合逻辑电路相对的另一种数字电路，任意时刻的输出信号不仅取决于该时刻的输入信号，还取决于电路原来的状态，即与以前的输入信号有关。 3.2 组合逻辑电路的分析方法 一、分析的目的 根据给定的逻辑电路图，经过分析，确定电路能完成的逻辑功能；或用于检测新设计的逻辑电路是否实现了预定的逻辑功能。 二、分析步骤 1.根据所给的逻辑电路写出输出函数的逻辑表达式； 2.根据逻辑表达式列出真值表或化简后列出真值表； 3.得出电路的逻辑功能。 分析过程一般包含以下几个步骤： 解：（1）由逻辑图逐级写出表达式（借助中间变量P）。 （2）化简与变换： 3.3 组合逻辑电路的设计方法 一般步骤： 1.分析设计要求，列出逻辑函数的真值表（把一个逻辑问题表达成一个逻辑函数）。 A.确定输入、输出变量； B.定义逻辑状态（0，1的具体含义）； C.列出逻辑函数的真值表。 2.由真值表写出逻辑函数表达式或画出卡诺图。 3.进行化简或变换。 A.用小规模集成门电路实现时，应化为最简式； B.用中规模集成门电路实现时，应变换为与集成器件输出函数对应的形式。 4.根据化简或变换后的函数式画出逻辑电路图。 3.4 常用中规模标准组合模块电路 3.4.1 中规模标准组合模块电路概念 3.4.2 加法器 3.4.3 乘法器 3.4.4 数值比较器 3.4.5 编码器 3.4.6 译码器 3.4.7 数据选择器 3.4.8 数据分配器 3.4.1 中规模标准组合模块电路概念 在数字系统设计中，有些组合逻辑电路经常出现在各种数字系统中，这些组合逻辑电路包含： 译码器、编码器、数据选择器、数据分配器、加法器、比较器、乘法器、码组变换器等。 将这些组合逻辑电路制成中规模电路，称为中规模标准组合模块电路。 3.4.2 加法器 原因 3.4.3 乘法器 二进制乘法器是指完成两个二进制数乘法运算的电路。介绍图3-15，74S274乘法器图形符号！(书上P.85) 利用芯片74LS284、74LS285，可以组成集成4位╳4位并行二进制乘法器。 具体请见书上P.84—85，这里略。 3.4.4 数值比较器 一、一位数值比较器： 1位二进制数比较大小，输出信号为比较的结果 AB 有 L=1 G=0 M=0 说明A比B大 A=B 有 L=0 G=1 M=0 说明A，B相等 AB 有L=0 G=0 M=1 说明A比B小 电路图如下： 二、多位数值比较器 比较两组同样位数的二进制数（位数少的二进制数高位补0） 1、比较方法： a.首先比较高位，如比较结果： aibi ，则判断AB aibi ，则判断AB ai=bi ，则继续比较次高位 b.只有当高位相等时，才比较次高位，直至最后比较结束。 2.介绍CC14585： CC14585是一个典型的四位比较器： 当数码 A3A2A1A0 B3B2B1B0时，Y(AB)为1，其它两端为0 当数码 A3A2A1A0 B3B2B1B0时，Y(AB)为1，其它两端为0 当数码 A3A2A1A0 = B3B2B1B0时，Y(A=B)为1，其它两端为0 I(AB),I(A=B),I(AB)三个控制输入端，为扩展端，提供各集成片间的级联。 CC14585的I(AB)始终接高电平； 低位片的YAB接高位片的I(AB)； 低位片的YA=B接高位片的I(A=B)。 3.4.5 编码器 二、二进制普通编码器 电路的特点：任何时刻只允许输入端有一个信号输入，否则得不到正确的编码输出。即任何时刻只能对一个输入信号进行编码，而这些输入变量为一组互相排斥的变量。 有如下约定：在这里，用000，001，010，…，111表示I0，I1，I2，…I7 ， 输入信号为1，表示有编码请求，请求是互斥的。 根据上述要求和约定，我们来设计这个二进制编码器。 以上就是我们根据3位二进制普通编码器的功能要求设计出的编码器，由于它的输入为I0～I7八个信号，输出为Y0，Y1，Y2三个信号，所以把它叫做8线-3线编码器。 2、对上述编码器的使用： 假如我们要对I6这个信号进行二进制编码，那么只要在