第4章存储器及其接口 - PowerPoint Presentation.pptVIP

第4章 存储器及其接口 本章主要教学内容 存储器的分类及存储器系统的体系结构 RAM和ROM的基本结构及工作原理 存储器的扩展接口及应用 高速缓冲存储器及虚拟存储器 4.1 存储器概述 4.1.1 存储器的分类 根据存储器的作用可分为主存储器（内存）和辅助存储器（外存）。 根据存储器的读写性能可分为只读存储器ROM和随机存取存储器RAM。 此外，还有位于CPU和主存之间的高速缓冲存储器（Cache），高速缓冲存储器主要由高速静态RAM组成。 存储器的分类示意可参见图4-1。 4.1.2 存储器的主要性能指标 1. 存储容量 指存储器存放二进制信息的总量。通常以字节（Byte）为单位来表示存储容量，对于大容量存储器还可以用KB、MB、GB、TB等表示。 2. 存取速度 采用存取时间和存取周期来表达。 3. 性能/价格比 存储器总价格正比于存储容量，反比于存取速度，通常主存储器的价格较高，辅助存储器的价格则低得多。 4.2 只读存储器与随机存取存储器 4.2.1 只读存储器（ROM） 1. 掩膜只读存储器（MROM） 采用光刻掩膜技术将程序置入ROM存储器中，制成后存储的信息不能再改写。 2. 可编程只读存储器（PROM） 采用三极管做基本存储电路，集电极接VCC，基极连接字线，发射极通过一个熔丝与位线相连。用户编程时根据程序要求，对需要写入“1”的位通以足够大的脉冲电流，使相应位的熔丝烧断，该位便存入信息“1”，未被熔断的位仍为“0”， 从而实现了信息的一次性写入。 3. 可擦除可编程只读存储器（EPROM） 实现EPROM的技术是浮栅雪崩注入式工艺技术。EPROM电路利用FAMOS管（浮栅雪崩注入MOS管），结构如图4-3（a）所示。该结构和普通P沟道增强型MOS管相似，只是其栅极没有引出端，被SiO2绝缘层包围，处于浮空状态，故称为“浮栅”。 4. 电可擦除可编程只读存储器（E2PROM） E2PROM主要特点是能在系统中进行在线读写，断电情况下保存的数据信息也不会丢失，使用方便。 5. 闪速存储器（Flash Memory） 闪速存储器是在EPROM和E2PROM的制造技术基础上产生的一种半导体存储器，对于需要实施代码或数据更新的嵌入性应用是一种理想的存储器，在固有性能和成本方面有较明显的优势。而且擦除、重写速度较快。 4.2.2 随机存取存储器（RAM） 1. 静态RAM（SRAM） SRAM是利用双稳态触发电路的某一种稳定状态来表示二进制信息的，如图4-4所示。电路中T1、T2为工作管，构成一个双稳态触发器，T3、T4分别为T1、T2的负载电阻。T1、T2、T3、T4构成的双稳态触发器可以存储1位二进制信息。T5、T6为两个控制门，起开关作用。 2. 动态RAM（DRAM） DRAM基本存储电路如图4-6所示，它是依靠与MOS管源极相连的电容C存储电荷或不存储电荷这两个状态来记忆信息的，当电容C上存储电荷时为“1”，没有电荷时为“0”。 4.3 存储器与CPU的接口 4.3.1 存储器容量的扩展 单个存储芯片的存储容量是有限的，实际使用时常常需要多片存储器按一定方式组成具有一定容量的存储器，2114（1K×4位）组成2K×8位的RAM如图4-8所示。 4.3.2 存储器的寻址 为保证CPU能正确寻址存储体中的所有存储单元，可通过地址译码实现片选，方法通常有以下三种： （1）线选法 （2）全译码法 （3）局部译码法 4.3.3 CPU与存储器的连接 1. 8086CPU与EPROM的连接 图4-9是两片2732 EPROM和8086CPU的连接示意。 该系统提供4K字的程序存储器。 2. 8086CPU与SRAM的连接 图4-10是一个用2142 SRAM构成2KB的存储器系统。2142 SRAM是1K×4位，必须用4片2142连接成2KB的存储器。 图中给出了存储器位扩展的方法。 4.4 高速缓冲存储器（Cache） 在半导体存储器中，只有双极性SRAM的存取速度与CPU速度处于同一个数量级，但这种SRAM价格较贵、功耗大、集成度低，因而都采用SRAM组成存储器是不合适的，解决的方法是在主存和CPU之间加一个容量较小的双极性SRAM作为高速缓冲存储器Cache。主存和Cache的存储区划分成块，每块由多个信息字组成，两者之间以块为单位交换信息。管理这两级存储器的部件为Cache控制器，它将