[高等教育]Quartus2.ppt

3.4 编程下载设计文件 对设计进行验证后，即可对目标器件进行编程和配置，下载设计文件到硬件中进行硬件验证。 QuartusⅡ编程器Programmer最常用的编程模式是JTAG模式和主动串行编程模式AS。 JTAG模式主要用在调试阶段，主动串行编程模式AS用于板级调试无误后将用户程序固化在串行配置芯片EPCS中。 3.4 编程下载设计文件（续1） 1、JTAG编程下载模式 此方式的操作步骤主要分为3步： 选择QuartusⅡ主窗口的Tools菜单下的Programmer命令或点击 图标，进入器件编程和配置对话框。如果此对话框中的Hardware Setup后为“No Hardware”，则需要选择编程的硬件。点击Hardware Setup，进入Hardware Setup对话框，下页图所示，在此添加硬件设备。 配置编程硬件后，选择下载模式，在Mode中指定的编程模式为JTAG模式； 确定编程模式后，单击 添加相应的counter.sof编程文件，选中counter.sof文件后的Program/Configure选项，然后点击 图标下载设计文件到器件中，Process进度条中显示编程进度，编程下载完成后就可以进行目标芯片的硬件验证了。 3.3.4 编程下载设计文件（续2） 编程下载对话框 1、JTAG编程下载模式 3.3.4 编程下载设计文件（续3） AS主动串行编程式的 操作步骤如下： （1）选择QuartusⅡ 主窗口Assignments 菜Device命令，进入 Settings对话框的 Device页面进行设 置，如右图。 2、AS主动串行编 程模式 3.3.4 编程下载设计文件（续4） 2、 AS主动串行编程模式 （2）选择QuartusⅡ主窗口的Tools菜单下的Programmer命令或点击图标 ，进入器件编程和配置对话框，添加硬件，选择编程模式为Active Serial Program； （ 3）单击 添加相应的counter.pof编程文件，选中文件后的Program/Configure、Verify和Blank Check项，单击图标 下载设计文件到器件中，Process进度条中显示编程进度。下载完成后程序固化在EPCS中，开发板上电后EPCS将自动完成对目标芯片的配置，无须再从计算机上下载程序。 本章小结 本章主要介绍了Altera QuartusⅡ软件的开发流程和使用方法。 以QuartusⅡ8为例，用一个简单的设计实例演示 QuartusⅡ软件进行设计开发的用户界面、常用工具和设计流程； 实验：D触发器的实现及仿真 要求： 练习Quartus2安装、使用； 利用Verilog HDL语言，分别用行为描述方式和结构描述方式实现D触发器； 对D触发器实行功能仿真； 实验报告填写要求 填写姓名及学号（右上角）； 实验功能描述； 实验过程； Verilog HDL程序； 仿真结果（可打印保存的仿真波形）； D触发器 D 触发器 D触发器符号 D触发器是构成时序逻辑电路的基本单元，能够存储1位二进制码。 在时钟脉冲CP作用下，根据输入信号D取值的不同，凡是具有置0、置1功能的电路，都称为D触发器。 逻辑功能表 置数端s，清零端r省略。 0 1 1 0 Q Q 1 0 1 1 0 x Qn Qn CP D 保持 边沿触发 In a positive edge-triggered D Flip-Flop, the output looks at the input only during the instant that the clock changes from low to high. Clock Q D Edge-triggered D Flip-flop: Every rising edge, output is set to the input The “carrot”symbol meansedge-triggered D 触发器 VQM：Verilog Quartus Mapping File； EDIF：Electronic design interchange format; * * Cyclone PLL（Phase-locked loop :锁相环）,具有时钟倍增和倍减、相位偏移、外部时钟输出， 进行系统级的时钟管理和偏移控制。 * JTAG：JTAG(Joint?Test?Action?Group;联合测试行动小组)是一种国际标准测试协议。 *