[高等教育]第 10 章并行接口芯片8255.pptVIP

并行接口芯片8255的结构 8255方式选择及功能 8255应用举例; Intel 8255A-5是微型计算机系统设计的通用I/O接口芯片，通过 它可以将CPU的总线直接接向外设。8255A的方框图如图10-1所示。 ;8255A由以下几个部分组成： 1. 数据端口A、B、C 它有三个输入输出端口： Port A、Port B和Port C。每一个端口都是8位，但功能上有着不同的特点。 (1) 端口A： 一个8位数据输出锁存和缓冲器；一个8位数据输入锁存器。 (2) 端口B： 一个8位数据输入/输出、锁存/缓冲器；一个8位数据输入缓冲器。 (3) 端口C： 一个8位数据输出锁存/缓冲器；一个8位数据输入缓冲器(输入没有锁存)。;2. A组和B组控制电路;4. 一些控制命令 (1) CS#(Chip Select)——选片信号，低电平有效，由它启动CPU与8255A芯片之间的通信。 (2) RD#——读信号，低电平有效。它控制8255A送出数据或状态信息至CPU。 ;5. 端口寻址 8255A中有三个输入输出端口，另外，内部还有一个控制字寄存器，共有四个端口，要有两个输入端来加以选择，这两个输入端通常接到地址总线的最低两位A1和A0。 A1、A0、RD#、WR#及CS#组合所实现的各种功能，如表10-1所示。 ; 可编程并行接口8255A有三种基本的工作方式： (1) 方式0(Mode 0)——基本输入输出方式； (2) 方式1(Mode 1)——选通输入输出方式； (3) 方式2(Mode 2)——双向传送方式。 如图10-2所示，它们由CPU输出的控制字来选择。;图10-2; 8255A的控制命令字的格式如图10-3所示。; 若有一个8080系统，它有两个8255A芯片，分别与不同的外设交换信息，如图10-4所示。;两个8255A端口地址的考虑如图10-5所示。;若要求8255A#1的各个端口处在如下的工作方式： 端口A方式0输入 端口B方式1输出 端口C(上半部)PC7～PC4输出 端口C(下半部)PC3～PC0输入; 则要用方式控制字或95H。 可用以下汇编程序来置上述工作方式： CWR EQU 0FBH；8255A#1控制字 MOV AL OUT CWR，AL ; 端口C的8位中的任一位，可用一条输出指令来置位或复位(其他位的状态不变)，其控制字如图10-7所示。;相应的汇编程序为： CWR EQU 0FBH；置位端口C位3 MOV AL OUT CWR，AL； MOV AL; 复位端口C位3 OUT CWR，AL 注意： 使端口C按位置位或复位的控制字也是写入至控制 字寄存器的。; 方式0是一种基本的输入或输出方式。这种方式没有规定固定的用于应答式的联络信号线。其基本功能为： (1) 两个8位端口(A，B)和两个4位端口(端口C)； (2) 任一个端口可以作为输入或输出； (3) 输出是锁存的；;1. 方式0的输入时序 在方式0时，基本的输入时序如图10-8所示。 ; 若外设的数据已经准备好，CPU用输入指令从8255A读入这个数据，则RD#的宽度至少应为300ns，而且地址信号必须在RD#有效前tAR时间有效。这样在RD#有效后经过时间tRD，数据即可在数据总线上稳定。 8086地址在T1状态有效，读命令在T2状态开始有效，T4状态读入外设通过8255输入的数据。;2. 方式0的输出时序 方式0的基本输出时序，如图10-9所示。要由写指令把CPU的数据输出给外设，对于8255A，要求写脉冲宽度至少为400ns。且地址信号必须在写信号前tAW时间有效。并保持tWA时间。另外要写出的数据必须在写信号结束前tDW时间有效，且保持tWD时间。; 这是一种选通的I/O方式。在这种方式时，端口A或端口B仍作为数据的输入/输出口，端口C的某些位作为控制或状态信息。; INTR(Interrupt Request)——中断请求信号，高电平有效。这是8255A的一个输出信号，可用于作为向CPU的中断请求信号，以要求CPU服务。它是当STB#为高电平、IBF为高电平和INTE(中断允许)为高电平时被置为高，而由RD#信号的下降沿清除。 INTEA(Interrupt Enable A)——端口A中断允许信号，可由用户通过对PC4的按位置位/复位来控制