[专业文献]第7章 基于原理图的设计输入.pptVIP

基于原理图的设计输入 何宾 2010.07 第7章 基于原理图的设计输入-本章概要 HDL语言的出现使得许多PLD设计都是基于HDL的 设计流程，但是基于原理图的设计也有着重要应用。例 如，对于一个简单数字系统设计而言，顶层文件使用原理 图设计，这样做设计比较直观，容易理解，要比使用HDL 例化语句描述简单。该章还是通过秒表的设计示例介绍基 于原理图的设计流程。 在这里需要说明的是，一个有经验的EDA设计人员， 会使用基于HDL语言、原理图和IP核的混合设计方法完成 设计，这些设计方法可能使用在设计的各个模块中，而不 会只局限在顶层模块中。 第7章 基于原理图的设计输入-工程建立 在建立工程前，需要将示例文件从光盘上拷到创建工程 的路径下。该设计完成一个比赛用的秒表计时器。（设计 文件通过/support /techsup /tutoria ls/tutorials9.htm资源下载）。下面给出基于原理图设计流 程的工程建立步骤： 1、在桌面上双击ISE9.2的图标，或者在开始菜单-所 有程序-XilinxISE9.1-Project Navigator。在ISE主界面 中选择File-New Project。如图7.1所示，桌面出现下面 的界面； 第7章 基于原理图的设计输入-工程建立 第7章 基于原理图的设计输入-工程建立 2、在Project Location域内，由设计人员给出保存工程 的路径； 3、在Project name域内，由设计人员给出工程名 wtut_sc； 4、在Top-Level Source Type域内，选择原理图 Schematic，单击下一步； 如图7.2所示，桌面出现下面的界面； 第7章 基于原理图的设计输入-工程建立 第7章 基于原理图的设计输入-工程建立 5、在Device Properties界面中，选择合适的产品范围 （Product Category）、芯片的系列（Family）、具体的芯 片型号（Device）、封装类型（Package）、速度信息 （Speed），此外，在该界面中还要选择综合工具 （Synthesis Tool）、仿真工具（Simulator）和设计语言 （Preferred Language）。图7.2给出了示例中的参数配置； 6、连续两次用鼠标点击下一步按钮，出现图7.3添加源 文件的界面。在该界面中， 第7章 基于原理图的设计输入-工程建立 第7章 基于原理图的设计输入-工程建立 点击“Add Source”按钮。添加下列文件：cd4rled.sch， ch4rled.sch，clk_div_262k.v，lcd_control.v， stopwatch.sch和statmach.dia文件，并单击open按钮，单 击下一步按钮，然后完成新工程的建立； 7、在确认所有设计文件和Synthesis/Imp+Simulation选 项关联后，单击ok； 第7章 基于原理图的设计输入-设计描述 在该设计中，采用了层次化的、基于原理图的设计方 法。该设计的顶层文件是由原理图生成，而顶层文件下面 的其它模块可以用Verilog HDL语言、原理图或IP核生 成。该设计就是完成一个还未完成的工程。通过这个设计 流程，读者可以完成和产生其它的模块。当设计完成后， 可以通过仿真验证设计的正确性。图7.4给出了该设计完 整的顶层原理图描述。该例子的输入、输出信号和功能模 块与前一章的例子完全一样。 第7章 基于原理图的设计输入-设计描述 第7章 基于原理图的设计输入-设计描述 在这个基于分层的设计中，读者可以建立各种类型的 模块，其中包括基于原理图输入模块、基于HDL输入模块、 基于状态图输入模块和基于IP核输入模块。通过该示例， EDA设计人员可以详细学习建立每一种模块的方法，并且 学习如何将这些模块连接在一起构成一个完整的设计。 第7章 基于原理图的设计输入-原理图编辑器操作 原理图模块由模块符号和符号的连接组成。下面的步骤 将通过ISE的原理图编辑器（Schematic Editor）介绍建立 基于原理图设计time_cnt模块的过程： 1、在ISE主界面下，选择Project-New Source，出现图 7.5的New Source对话框界面。在该界面左边选择 Schematic选项，在File Name中输入time_cnt，单击next按 钮，然后单击Finish按钮，建立新原理图模块； 2、在ISE工作区子窗口，出现原理图编辑窗口，点击鼠 标右键，然后选择Object Properties，将图纸尺