[信息与通信]时序逻辑电路习题课.pptVIP

§ 本章节主要内容 §6.1 时序逻辑电路概述 §6.2 时序逻辑电路分析 时序逻辑电路分析步骤 寄存器、移位寄存器 同步计时器 异步计数器 §6.3 时序逻辑电路设计 时序逻辑电路设计步骤 §6.1 时序逻辑电路概述 数字电路按逻辑功能的不同特点，分为两大类，一类称为组合逻辑电路，简称组合电路。在第4章已经介绍。另一类称为时序逻辑电路，简称时序电路。 时序逻辑电路 任一时刻的输出信号不但取决于当时的输入信号，而且还取决于电路原来所处的状态。 6.1 时序逻辑电路的分析方法 分析时序逻辑电路的一般步骤： §6.2 时序逻辑电路分析 1.根据给定的逻辑电路图，写出每个触发器的驱动方程，时钟方程和电路的输出方程。 2.求出电路的状态方程。把驱动方程代入相应触发器的特性方程，可求出每个触发器的次态方程。即电路的状态方程，并标出时钟条件。 3.列出完整的状态转换真值表（包括检查电路能否自启动）。画出状态转换图或时序图。依次假设初态，代入电路的状态方程，输出方程，求出次态。（对n个触发器来说，应包括2n个状态）及输出，列出完整的状态转换真值表，简称状态转换表。 4.确定时序电路的逻辑功能。 最后还要检查一下得到的状态转换表是否包含了电路所有可能出现的状态。结果发现，Q3Q2Q1的状态组合共有8种，而根据上述计算过程列出的转换表中只有7中状态，缺少Q3Q2Q1=111 这个状态，将此状态代入到状态方程中计算得到Q*3 Q*2 Q*1=000 ，将这个计算结果补充到表中以后，才得到完整的状态转换表。 §6.2.3 同步计时器 计数器是使用最多的时序电路，可以用来对时钟脉冲计数，还可用于定时，分频，产生节拍脉冲，进行数字运算等。 按计数器中的触发器是否同时翻转分类，可把计数器分为同步和异步两类。 在同步计数器中，当时钟脉冲输入时触发器的翻转是同时发生的。 在异步计数器中，触发器的翻转有先有后，不同时翻转。 器件实例：十进制计数器74 160 例：将同步十进制的74160接成六进制计数器 同步置数法 （a）置入0000　 §6.3 时序逻辑电路设计 设计原则 据给出的具体逻辑问题，设计时序电路图来完成这一逻辑功能。要求电路最简。最简标准：触发器和门电路数目最少，其输入端最少。 设计步骤 1、逻辑抽象，得出状态转换图（表） ①分析因果关系，确定输入变量，输出变量 ②确定电路的状态数 ③定义逻辑状态含意，将电路状态之间的转换关系找出来 2、状态化简： 在状态转换图中有两个以上状态，它们输入相同，输出相同。转换到的次态也相同，则可称它们为等价状态。多个等价状态可合并为一个状态。状态化简的目标是建立最小的状态转换图。 设计步骤 3、状态分配：确定触发器的数目n，取2n-1N?2n，N为状态转换图中的有效状态，给电路的每个状态分配一个二进制代码，又称状态编码，编码方案以组合电路是否最简为标准。 4、选定触发器类型，求出输出方程，状态方程（次态方程）和驱动方程。 5、根据求出的输出方程和驱动方程画出逻辑电路图。 6、检查设计的逻辑电路是否具有自启动能力。若不能自启动应采取措施解决。 例１ 设计一个带进位输出端的十三进制计数器 解：分析：计数器无输入逻辑信号，只有进位输出信号，属于摩尔型电路。C——进位信号，C＝1为有进位输出，C＝0为无进位输出十三进制计数器应有13个状态： 由于23N≤24 , 所以取n=4, 用4个触发器，取0000 ~ 1100为 S0 ~ S12 的编码 Q 3 Q 2 Q 1 Q 0 S 0 0 0 0 0 0 0 S 1 0 0 0 1 0 1 S 2 0 0 1 0 0 2 S 3 0 0 1 1 0 3 S 4 0 1 0 0 0 4 S 5 0 1 0 1 0 5 S 6 0 1 1 0 0 6 S 7 0 1 1 1 0 7 S 8 1 0 0 0 0 8 S 9 1 0 0 1 0 9 S 10 1 0 1 0 0 10 S 11 1 0 1 1 0 11 S 12 1 1 0 0 1 12 状态顺序 状态编码 进位输出C 等效十进制数 画出表示次态逻辑函数和进位输出函数的卡诺图: Q1 Q0 Q3 Q2 0001/0 0010/0 0100/0 0011/0 0101/0 0110/0 1000/0 0111/0 0000/1 XXXX/X XXXX/X XXXX/X 1001/0 1010/0 1100/0 1011/0 00 01 11 10 00 01 10 11 Q1 Q0 Q3 Q2 0001/0 0010/0 0100/0 0011/0 0101/0 0110/0 1000/0 0111/0 0000/1 XXXX/X XXXX/X