[工学]digitallogic第4讲.pptVIP

盛建伦 jlsheng@qtech.edu.cn 组合逻辑电路 集成译码器实例：74HC138 集成译码器实例：74HC138 74HC138的功能表 利用附加控制端进行扩展 3.4.2 二—十进制译码器 将输入BCD码的10个代码译成10个高、低电平的输出信号。 BCD码以外的伪码，输出均无有效信号产生。 二—十进制译码器 七段字符显示器 BCD－七段显示译码器7448的逻辑图 7448的附加控制信号：（1） 灯测试输入 7448的附加控制信号：（2） 灭零输入 7448的附加控制信号：（3） 灭灯输入/灭零输出 7448的附加控制信号：（3） 灭灯输入/灭零输出 例：利用 和 的配合，实现多位显示系统的灭零控制 整数部分：最高位的0，而且灭掉以后，输出 作为次高位的 输入信号 用译码器设计组合逻辑电路 基本原理 3位二进制译码器给出3变量的全部最小项; …… n位二进制译码器给出n变量的全部最小项; Ya的卡诺图 A3A2 A1A0 00 01 00 01 11 10 1 0 0 1 1 1 1 0 0 1 1 1 0 0 0 0 11 10 Yb的卡诺图 A3A2 A1A0 00 01 00 01 11 10 1 1 1 0 1 1 1 0 1 0 1 1 0 0 0 0 11 10 Yc的卡诺图 Yd的卡诺图 A3A2 A1A0 00 01 00 01 11 10 1 1 1 1 1 0 1 1 0 0 1 1 0 0 1 0 11 10 A3A2 A1A0 00 01 00 01 11 10 1 0 0 1 1 1 0 1 0 1 1 0 0 1 1 1 11 10 Ye的卡诺图 Yf的卡诺图 A3A2 A1A0 00 01 00 01 11 10 1 0 0 0 0 1 0 1 0 0 1 0 0 1 0 1 11 10 A3A2 A1A0 00 01 00 01 11 10 1 0 1 1 0 0 0 1 1 1 1 1 0 1 0 0 11 10 盛建伦 jlsheng@qtech.edu.cn Yg的卡诺图 A3A2 A1A0 00 01 00 01 11 10 0 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1 11 10 用7448驱动七段字符显示器的连接方法 盛建伦 jlsheng@qtech.edu.cn 附加控制信号 盛建伦 jlsheng@qtech.edu.cn 当 时，Ya ~ Yg全部置为1 盛建伦 jlsheng@qtech.edu.cn 当 ， 时，则灭灯 盛建伦 jlsheng@qtech.edu.cn 1. 输入信号，称灭灯输入控制端： 无论输入状态是什么，数码管熄灭 2. 输出信号，称灭零输出端： 只有当输入 ，且灭零输入信号 时， 才给出低电平 因此 表示译码器将本来应该显示的零熄灭了 盛建伦 jlsheng@qtech.edu.cn 小数部分：最低位的0，而且灭掉以后，输出 作为次低位的 输入信号 灭零输入 灭灯输入/灭零输出 1 任意函数 将n位二进制译码输出的最小项组合起来，可获得任何形式的输入变量不大于n的组合函数。 * * 习题参考答案 1-11 A 0 1 1 1 BC 00 01 0 1 1 1 0 1 11 10 A B C F 1-18 (1) (2) Y和Z互为反函数 Y和Z表达的是同一个函数 (3) Y和Z表达的是同一个函数 (4) Y和Z互为反函数 盛建伦 jlsheng@qtech.edu.cn 1-12 习题参考答案 (1) 与非-与非 或非-或非 (2) 或非-或非 与非-与非 1-3 （2） （ABC）16=（1010 1011 1100）2=（211+29+27+25+24+23+22）10 （5） (89.C1）16=(1000 1001.1100 0001）2=(27+23+20+2-1+2-2+2-8）10 盛建伦 jlsheng@qtech.edu.cn 习题参考答案 1-15 (1) (2) (4) A 1