[工学]DSP 课件第4章 片内外设.ppt

(4)输出逻辑 输出逻辑可通过配置GPTCONA/B寄存器中的相应位来规定高有效、低有效、强制低或强制高。当PWM的输出定义为高有效时，它的极性与相关的波形发生器的极性相同；当PWM的输出定义为低有效时，它的极性与相关波形发生器的极性相反；当通过GPTCONA/B寄存器中的控制位将PWM的输出定义为强制低或高时，PWM的输出立即变为0或1。 当出现下列任何一种情况时，所有的通用定时器PWM输出都置为高阻态： 1)软件将GPTCONA/B[6]置为0； 2)PDPINTx引脚上的电平被拉低并且未被屏蔽； 3)任何一个复位事件发生； 4)软件将TxCON[1]置为0。 退出 比较输出允许位 定时器比较使能位 5．通用定时器的PWM输出 每个通用定时器都可以独立地提供一个PWM输出通道，因此，通用定时器最多可提供4个PWM输出。 可按如下方法来设置通用定时器的PWM输出： 1)根据预定的PWM载波频率来设置周期寄存器TxPR的值； 2)设置TxCON确定计数模式和时钟源输入，并启动PWM输出； 3)将所计算出的PWM占空比数值装载到TxCMPR中。 当选用连续增计数模式来产生非对称PWM 波形时，将预定的PWM周期除以定时器输入时钟的周期并减1就得到了周期寄存器的周期值；当选用连续增/减计数模式产生对称PWM波形时，将预定的PWM周期除以两倍的输入时钟周期就得到了周期寄存器的周期值。 当要产生的PWM波形占空比不同时，只需在线计算出相对于占空比的宽度值，并加载到比较寄存器中即可。 退出 6．通用定时器的复位 发生复位事件时，GPTCONA/B寄存器中除计数方向指示位外的所有与通用定时器有关的位都被清0，故所有定时器的操作都被禁止,计数方向指示位都置成1；所有的定时器中断标志位都被复位为0；所有定时器中断屏蔽位都被复位为0，即所有与定时器有关的中断都被禁止；所有的定时器比较输出都被置成高阻状态。 7．通用定时器的中断实现 下面是通用定时器1产生1ms的定时中断服务程序。假设外部输入时钟为6MHz，经DSP内部锁相环4倍频后得24MHz，通用定时器1预分频因子为64，所以延时1ms周期寄存器的值为0177H。INT2的中断向量为0004h，T1PINT的外设中断向量为0027h。 .include “F2407REGS.H” ;引用头文件 .def _c_int0 ;定义程序的入口地址 退出 ;(1)建立中断向量表 .sect “.vectors” ;定义主向量段 RSVECT B _c_int0 ;复位向量，地址0000h INT1 B PHANTOM ;中断优先级1，地址0002h INT2 B GISR2 ;中断优先级2，地址0004h INT3 B PHANTOM ;中断优先级3，地址0006h … ;中断子向量入口 .sect “.pvecs” ;定义子向量段 PVECTORS B PHANTOM ; 中断子向量地址偏移量0000h B PHANTOM ;高优先级模式的外部引脚中断， ;地址0001h … B T1PINT_ISR ;定时器1周期中断， ;子向量地址偏移量0027h … 退出 ;(2)主程序 .text ;程序段开始 _c_int0: SETC INTM ;禁止中断 CLRC SXM ;抑制符号扩展 CLRC OVM ;ACC结果正常溢出 CLRC CNF ;B0区被配置为数据空间 LDP #0E0h ;指向7000h~707Fh SPLK #81FEh,SCSR1 ;时钟4倍频， ;CLKIN=6MHz,CLKOUT=24MHz SPLK #0E8h,WDCR ;不使能看门狗 LDP #0 SPLK #02h,IMR ;使能中断优先级INT2 SPLK #0FFFFh,IFR ;清中断标志 LDP #0E8h ;指向7400h~747Fh SPLK #80h,EVAIMRA ;使能T1PINT中断 SP