[工学]数字电子技术基础 第8章.ppt

图8.5.14　CPLD的结构框图 图8.5.3　PLD的或门表示法 图8.5.4是PLD中与门的简略表示法。图中与门P1的全部输入项接通，因此P1=A·A·B·B=0，这种状态称为与门的缺省(Default)状态。为简便起见，对于这种全部输入项都接通的缺省状态，可以用带有“×”的与门符号表示，如图中的P2=P1=0 表示缺省状态。P3中任何输入项都不接通，即所有输入都悬空，因此P3=1，也称为“悬浮1”状态。 图8.5.4　PLD中与门的简略表示法 8.5.3　低密度可编程逻辑器件 　　1．基本结构 　　LDPLD的基本结构框图如图8.5.5所示。电路的主体是由门构成的“与阵列”和“或阵列”，可以用来实现组合逻辑函数。输入电路由缓冲器组成，可以使输入信号具有足够的驱动能力，并产生互补输入信号。输出电路可以提供不同的输出结构，如直接输出(组合方式)或通过寄存器输出(时序方式)。此外,输出端口通常有三态门，可通过三态门控制数据直接输出或反馈到输入端。通常PLD电路中只有部分电路可以编程或组态，PROM、FPLA、PAL和GAL四种PLD由于编程情况和输出结构不同，因而其电路结构也不相同。 图8.5.5　LDPLD的基本结构框图 表8.5.1　四种低密度PLD的结构特点 TS、 OC TS、 OC、 H、 L TS、 I/O、 寄存器 用户定义 可编程 可编程 固定 固定 固定 可编程 可编程 可编程 PROM FPLA PAL GAL 或 与 输 出 方 式 阵 列 类型 图8.5.6　PROM的阵列结构图 图8.5.7　FPLA的阵列结构图 图8.5.8　PAL和GAL的基本门阵列 　　2．现场可编程逻辑阵列(FPLA) 　　1970年制成的PROM是最早出现的PLD。由8.2节的分析可知，PROM由全译码的与阵列和可编程的或阵列组成，由于其阵列规模大，速度低，因而它的基本用途是用作存储器，如软件固化、显示查寻等。 　　FPLA是20世纪70年代中期在PROM的基础上发展起来的PLD，它的与阵列和或阵列均可编程。采用FPLA实现逻辑函数时只需要运用化简后的与或式，由与阵列产生与项，再由或阵列完成与项相或的运算后便得到输出函数。 【例8.5.1】　试用FPLA实现例8.2.1要求的四位二进制码转换为格雷码的代码转换电路。 　　　解：根据表8.2.2所示的码组转换真值表，将多输出函数化简后得出最简输出表达式为 图8.5.9　例8.5.1FPLA的阵列图 　　比较图8.5.9和图8.2.10可以看出，ROM的与阵列是固定的，它是n输入的地址译码器，不管所实现的函数是否需要，译码结果都将产生2n个最小项，而FPLA的与阵列是可编程的，它所产生的与项数小于2n，因此其阵列规模大为减少，从而有效地提高了芯片的利用率。 图8.5.10 时序型FPLA结构图 【例8.5.2】　试用FPLA和JK触发器实现模4可逆计数器。当X=0时进行加法计数；当X=1时进行减法计数。 　　解：由给定的功能可画出模4可逆计数器的状态图,如图8.5.11（a）所示。 　　根据状态图可求得时序电路的激励方程和输出方程为 图8.5.11　例8.5.2模4可逆计数器 　　3．可编程阵列逻辑(PAL) 　　PAL也是在PROM的基础上发展起来的一种可编程逻辑器件，20世纪70年代末由美国单片存储器MMI公司首先推出。PAL采用了熔丝编程方式，双极型工艺制造，因而器件的工作速度很高（可达十几纳秒）。 　　PAL器件由可编程的与阵列、固定的或阵列和输出电路三部分组成。由于它的与阵列可编程，而输出结构的种类很多，因而给逻辑设计带来了很大的灵活性。 　　PAL有许多产品型号。不同型号的器件其内部与阵列的结构基本相同，主要是输出电路和反馈方式不相同。常见的输出结构有四种：专用输出、可编程I/O、寄存器输出和异或型输出。 　　PAL器件是在FPAL器件之后第一个具有典型实用意义的可编程逻辑器件。和SSI、MSI通用标准器件相比，它有许多优点，主要是提高了功能密度，节省了空间。通常一片PAL可以代替4～12片SSI或2～4片MSI。由于PAL只有20多种型号，但可以代替90％的通用SSI、MSI器件，因而进行系统设计时可以大大减少器件的种类，同时它提高了设计的灵活性，且编程和使用都比较方便。 　　PAL的主要缺点是由于它采用了双极型工艺和熔丝编程方式制作，只能一次性编程，因而使用者仍要承担一定的风险。此外,PAL器件输出电路结构的类型繁多，因此也给设计和使用带来了一些不便。随着GAL和HDPLD的出现，PAL几乎不再生产了。 4．