[工学]第2章 ARM微处理器硬件结构软-21.pptVIP

* 在ARM7的3级流水线结构中流水线易出现阻塞或间断，这必然降低了流水线的效率，为了提高处理器的性能，必然要考虑如何优化处理器的组织结构。 （1）缩短程序执行时间: 提高时钟频率fclk 减少每条指令的平均时钟周期数CPI 流水线技术 Tprog：程序执行时间 Ninst：指令条数 CPI：指令平均时钟周期数 FCLK：时钟频率 * 流水线技术 （2）解决流水线相关: 结构相关 数据相关 控制相关 如果某些指令在流水线中重叠执行时，产生资源冲突，则称该流水线存在结构相关。 解决：资源重复（Cache 分离、ALU中单独的地址计算加法器） 写后读”、“写后写” “读后写” 解决：专用通路、流水线互锁技术 当流水线遇到分支指令和其他会改变PC值的指令时，取指取决于指令执行条件，可能需重新取指，致使流水线停顿。 解决：引入延时分支、尽早计算转移成功时的目标地址。 add r0,r1,r2 mov r2,r0 add r0,r1,r2 add r0,r3,r4 mov r2,r0 add r0,r1,r2 * 多周期ARM指令的3级流水线操作 STR计算存储器地址与ADD译码，都为下一周期产生数据传送控制信号，不能同步进行。Data xfer-excute占用数据路径 两条指令不能同时译码。 取指与存数冲突 若流水线产生资源冲突，则称该流水线存在结构相关。 如，取指存数冲突，2条指令同时占用译码级等。 * 流水线技术 超标量(Superscalar)执行：超标量CPU采用多条流水线结构 执行1 取指 指令 译码2 译码1 执行2 执行1 取指 译码2 译码1 执行2 流水线1 流水线2 数据回写 * 流水线技术 注意： 超标量处理器在执行的过程中必须动态地检查指令相关性，判断当前的指令组合是否能同时执行； 如果代码中有分支指令，我们必须将分支被执行和分支不被执行这两种情况分开考虑，计算执行时间几乎是不可能的； * 流水线技术 ARM各个系列的流水线： 预取 (Fetch) 译码 (Decode) 执行 (Execute) 预取 (Fetch) 译码 (Decode) 执行 (Execute) 访存 (Memory) 写入 (Write) 预取 (Fetch) 译码 (Decode) 发送 (Issue) 预取 (Fetch) 预取 (Fetch) 执行 (Execute) 访存 (Memory) 写入 (Write) 译码 (Decode) 发送 (Issue) 执行 (Execute) 转换 (Snny) 访存 (Memory) 写入 (Write) ARM7 ARM9 ARM10 ARM11 嵌入式系统学科组 第二章　ARM微处理器硬件结构 山东大学精品课程 嵌入式系统原理与接口技术 主编：贾智平　张瑞华 清华大学出版社 * 　内容提要 ARM 存 储 系 统 机 制 ARM处理器模式及内部寄存器 ARM处理器结构和技术特征 计算机体系结构 * 计算机体系结构 计算机中，按内存的组成分两种典型的结构： 1.冯·诺依曼结构/普林斯顿结构 * 冯·诺依曼体系结构 指令寄存器 控制器 数据通道 输入 输出 中央处理器 存储器 程序 指令0 指令1 指令2 指令3 指令4 数据 数据0 数据1 数据2 结构特点：1、指令和数据存储在相同的内存空间，但存储地址不同。 2、处理器利用相同的总线处理内存中的指令和数据，指令和数据具有相同的数据宽度，指令与数据无法同时存取。 ARM7嵌入式微处理器亦采用此结构 * 哈佛体系结构 指令寄存器 控制器 数据通道 输入 输出 CPU 程序存储器 指令0 指令1 指令2 数据存储器 数据0 数据1 数据2 地址 指令 地址 数据 结构特点： 1、指令存储和数据存储分开，指令和数据分别位于不同的存储空间。 2、指令与数据的存取采用不同总线，取指令和存取数据可同时进行，微处理器具有较高的执行效率。 数字信号处理器DSP通常采用哈佛结构 ，ARM9嵌入式微处理器亦采用此结构。 * 第2章 ARM微处理器硬件结构 1 2 计 算 机 体 系 结 构 ARM处理器结构和技术特征 ARM处理器模式及内部寄存器 3 4 ARM 存 储 系 统 机 制 * ARM简介 ARM公司简介ARM是Advanced RISC Machines的缩写，它是一家微处理器行业的知名企业，该企业设计了大量高性能、廉价、耗能低的RISC （精简指令集）处理器。 公司的特点是只设计芯片，而不生产。它将技术授权给世界上许多