[工学]第2章_4_场效应晶体管.pptVIP

2.6 MOS场效应晶体管 在微处理器和存储器方面，MOS集成电路几乎占据了绝对位置。 促进MOS晶体管发展的4大技术 半导体表面的稳定化技术 各种栅绝缘膜的实用化技术 自对准结构的MOS工艺 阈值电压的控制技术 2.6.1 MOSFET结构 MOSFET: MOS field-effect transistor 也叫：绝缘栅场效应晶体管（Insulated Gate, IGFET） 金属-绝缘体-半导体场效应晶体管(MISFET) 电压控制电流—场效应晶体管 分为N沟道和P沟道，每一类又分为增强型和耗尽型。 1 MOSFET结构示意图 2 MOS 结构 MOS是采用电场控制感应电荷的方式控制导电沟道. 为了形成电场,在导电沟道区的止面覆盖了一层很薄的二氧化硅层,称为栅氧化层. 栅氧化层上覆盖一层金属铝或多晶硅,形成栅电极.构成一种金属-氧化物-半导体结构,故称为MOS结构.目前栅极大多采用多晶硅. 2.6.2 MOSFET工作原理（NMOS为例） 1 VGS小于等于0的情况:截止区 两个背靠背的PN结,源漏间阻抗很大,电流近似为0。对应于直流伏安特性中的截止区。 2 沟道的形成和阈值电压:线性区 （1）导电沟道的形成 表面场效应形成反型层（MOS电容结构） 反型层是以电子为载流子的N型薄层,就在N+型源区和N+型漏区间形成通道称为沟道。 VDS VGS - VT （4）亚阈值区 栅电压低于阈值电压时，MOS管中形成弱反型层，漏电流IDS虽然很小，但并不为0，而时随栅电压成指数规律变化，称此时的电流为弱反型电流或者亚阈值电流，它主要是由载流子扩散引起的。 当VDS大于200mv时，电流的简化公式有： 其中I0为VT为0时的电流，它是一个实验值； VT＝kT/q； z为一个非理想因子，z1； （5）击穿区 VDS增大到一定程度，使晶体管漏-衬底PN结击穿。 衬底偏置（背栅）效应 如果MOS管的源区和衬底电压不一致，就会产生衬底偏置效应，会对阈值电压产生影响： 其中：g 为衬底阈值参数或者体效应系数； F 为强反型层的表面势； VBS为衬底对源区的电压； VT0为VBS为0时的阈值电压； 1.衬底掺杂浓度是一个重要的参数，衬底掺杂浓度越低，器件的阈值电压将越小 2.栅材料和硅衬底的功函数差的数值对阈值电压有影响。 3.栅氧化层厚度决定的单位面积电容的大小，单位面积栅电容越大，阈值电压将越小，栅氧化层厚度应综合考虑 一般通过改变衬底掺杂浓度调整器件的阈值电压 MOS晶体管类别 按载流子类型分： NMOS: 也称为N沟道，载流子为电子。 PMOS: 也称为P沟道，载流子为空穴。 按导通类型分： 增强型： 耗尽型： 四种MOS晶体管：N沟增强型；N沟耗尽型；P沟增强型；P沟耗尽型 2.6.3 MOSFET伏-安特性 截止区： 非饱和区(线性区和过渡区)： 饱和区 有效沟道长度Leff MOS晶体管的跨导为： 非饱和状态 饱和状态： 沟道电阻： 特征频率： 2.6.4 MOS管的电压 1.MOS阈值电压 对NMOS而言： VFB为平带电压。它表示由于栅极材料和衬底材料间的功函数差以及栅氧化层中固定电荷的影响引起的电压偏移。 VS为功函数的影响，QSS为氧化层固定电荷密度，COX为单位面积栅氧化层电容（MOS电容） 2 阈值电压和衬底电压的关系 3阈值电压和沟道尺寸的关系 随L的减小而减小，随W的增大而增大。 2.6.5 MOS晶体管的特点 MOSFET是一种表面型器件，其工作电流沿表面横向流动，因此其特性和横向尺寸有很强联系。 L越小，fT和 gm均越大，且集成度也越高，因此，减小尺寸将有益于MOS特性的提高。 MOSFET是多子器件，没有少数载流子复合和存储，因此器件速度较高。 提高迁移率?n也将使fT和gm提高，采用高迁移率材料做晶体管是方向。 MOS晶体管是通过改变外加栅压的大小来控制导电沟道。 由于栅源极间有绝缘介质二氧化硅的隔离,因此呈现纯电容性高输入阻抗。 由于沟道和衬底之间构成PN结.为保证只在沟道中有电流流过,使用时必然使源区,漏区,以及沟道区与衬底之间的PN结处于反偏.这样在同一衬底上形成的多个MOS管之间具有自动隔离的效果。 目前用多晶硅取代铝作栅极材料.多晶硅耐高温,可形成自对准工艺，掺杂多晶硅又可用途内连线。 为了克服电阻增大导致的布线延迟,又出现了用钨钼及其硅化物作栅极的材料,其电阻率比多晶硅低两个数量级。 2.6.6 MOS 晶体管模型和模型参数 L、W 沟道长度和宽度 VTO 零偏