硬件实验设计课程8位全加器的设计与实现.doc

硬件技术课程设计 课题名称 8位全加器的设计与实现 组 名 组 员 何志明 邹同斌 班 级 1101 专 业 计算机科学与技术 指导教师 范 波 计算机学院 2013年12月 课题四、8位全加器的设计与实现 一、设计任务及要求： 1．设计和实现8位全加器，并完成编译、综合、适配、仿真和在GW48-CP++实验平台上，实验测试，即选择电路模式NO.1；键2、键1输入8位加数；键4、键3输入8位被加数；数码管6和数码管5显示加和；D8显示进位COUT。 2．请画出时序仿真图 3．进行必要的数据测试 2010 年 6 月 11 日 二、成绩： 姓 名 姓 名 姓 名 设计报告 调试答辩 合 计 指导教师签名： 2013年 月 日 8位全加器的设计与实现 一、设计目的 熟悉利用Quartus II的原理图输入方法设计简单组合电路，掌握层次化设计的方法，并通过一个8位全加器的设计把握利用EDA软件进行原理图输入方式的电子线路设计的详细流程。 二、设计内容 完成半加器和全加器的设计，包括原理图输入、编译、综合、适配、仿真、实验板上的硬件测试，并将此全加器电路设置成一个硬件符号入库。 建立一个更高层次的原理图设计，利用以上获得的1位全加器构成8位全加器，并完成编译、综合、适配、仿真和硬件测试。 三、实验原理图 半位全加器实验原理图 一位全加器实验原理图： 封装后的一位全加器： 8位全加器实验原理图： 引脚锁定信息： 端口名 结构图上信号名（锁定的端口） cin PIO173 cout PIO137 ain[0] PIO233 ain[1] PIO234 ain[2] PIO235 ain[3] PIO236 ain[4] PIO237 ain[5] PIO238 ain[6] PIO239 ain[7] PIO240 bin[0] PIO1 bin[1] PIO2 bin[2] PIO3 bin[3] PIO4 bin[4] PIO6 bin[5] PIO7 bin[6] PIO8 bin[7] PIO12 sum[0] PIO13 sum[1] PIO14 sum[2] PIO15 sum[3] PIO16 sum[4] PIO17 sum[5] PIO18 sum[6] PIO19 sum[7] PIO20 引脚锁定： 下载： 四 、时序仿真 步骤如下： 1、建立波形文件。为此设计建立一个波形测试文件。选择File项及其New,再选择右侧New窗中的vector Waveform file项，打开波形编辑窗。 2、输入信号节点。在波形编辑窗的左方双击鼠标，在出现的窗口中选择Node finder，在弹出的窗口中首先点击List键，这时左窗口将列出该项设计所以 号节点。利用中间的“=”键将需要观察的信号选到右栏中。 3设定仿真时间宽度。选择edit项及其End time选项，在End time选择窗中选择适当的仿真时间域，本次实验由于是八位的全加器，为避免延迟太大不利于显示，可将End Time 设置为50ms，以便有足够长的观察时间和便于分析的波形仿真波形图。 4、波形文件存盘。选择File项及其Save as选项，按OK键即可。存盘窗中波形文件名是默认的（这里是adder.scf所以直接存盘即可。 5、运行仿真器。点击processing中的Start simulation选项，如图是仿真运算完成后的时序波形。注意，刚进入如图所示的窗口时，应该将最下方的滑标拖向最左侧，以便可观察到初始波形。 仿真波形图： 五、实现步骤 1.为本项设计建立文件夹任何一项设计都是一项工程（Project），都必须首先为此工程建立一个放置与此工程相关的所有文件的文件夹，此文件夹将被EDA软件默认为工作库（Work?Library）。本项设计我的文件夹取名为adder，在D盘中。 2、输入设计项目和存盘 (1)打开Quartus?II，选File?New，在弹的New对话框中选择Device?Design?Files?页的原理图文件编辑输入项Block?diagram\Schematic?File，按OK后将打开原理图输入窗中。 (2)、点击选项File?“Save?As”选出刚才为自己的工程建立的目录D:\?adder 将已