设计一个频率为2.4GHZ应用90nm的COMS结构的超低功耗接收机.doc

三 江 学 院 毕业设计（论文）外文翻译资料 翻译资料名称(外文) Design of an Ultra-low Power Receiver for 2.4GHz Applications in 90nm CMOS 翻译资料名称(中文)设计一个频率为2.4GHZ应用90nm的COMS结构的超低功耗接收机 电子信息工程 院（系） 电子信息工程 专业 学 号 B 学生姓名 王 承 指导教师 郭 婷 起讫日期 2012. 3. 1 ~ 20012. 3.20 设计地点 三江学院 中文译文 设计一个频率为2.4GHZ应用90nm的COMS结构的超低功耗接收机 摘要 一种2.4GHZ低频段系列的90nm的COMS结构的超低功耗接收机正在使用1V的电源电压. 在1K赫兹到10MHz波段这个变频接收机有一个完整的噪声系数为4.15dB，输入到100MHz波段的偏移量参考三阶截点（IP3）的功率增益为-22.4。射频端口的渗漏损失小于-148dB。基带信号增益阶段和缓冲是用来提供一个合理的输出阻抗和功率增益。同时， 输入和输出匹配到50Ω和500Ω，S11到S22的功率增益将优于-25dB. 这样低噪音放大器，混频器，基带部分，加上偏置网络的功耗也会小于1.1mw. 介绍 由于成本低和集成度高等特点， CMOS技术正越来越多地应用于无线射频收发芯片的设计。将双极工艺射频前端集成在CMOS基带模块技术之上的完全集成的COMS系统将有很多优点。其中一些优点包括价格、减少最小特征尺寸(紧密性)这反过来提供其他利益,包括速度改进和添加逻辑能力至可能的降低了成本。因此,对整个系统的集成在一个芯片上变得越来越有吸引力[10],[11]。此外,据预测,在不久的将来利用低成本数字接收复杂和苛刻的射频信号的“数字校验方法”,将变得越来越普遍。特别是在CMOS具有所需的速度的能力后，整合最终成为一个“必然”的结果。 在这项设计中,提出了一种低成本的CMOS基于射频前端在9OnmPTM模型的方法。在许多无线系统操作的操作频率中选2.4GHz低频段进行操作。应用在无线局域网或无线个人局域网系统，且按规定要求可以满足使用bulk-CMOS过程条件下，费用是一个重要的因素，系统设计的主要目在减少功耗和系统的复杂度,不使用片外组件。 这项低功耗工作的目标是对电路的电平和结构选择产生一定的影响。另一个重要的目标是片上Rf组件的集成。尽管这个目标使成本明显降低,但又增加了复杂性的设计。例如,晶片上电感(一般都是无源的)有较高的损耗和较低的品质因素,使设计更富有挑战性的工作。将这俩个设计目标记在心里，我们可以看出，直接变频接收机提供了高电平以及通过滤波器滤除了过大的片外波段。这些带通滤波器通常是用来减少图像问题（更关心的是在一个直接转换接收器或DCR)[2]。直接变频接收机还需要一个单一的本振的自混频(损失)的调谐。DCR功率功耗低而且也可以接收。然而DCR易受噪声的影响,并要求严格限制电路噪声。这是由于它接收到信号转换成直流信号和这里周围闪烁噪声占主导的作用缘故。 为了解决这个折叠的问题[2],如图所示的DCR图1中阐述了在图DCR将由两个正交路径,将提供基带电路相位数据恢复。这个积分系统之间的差异和双重转换图像排斥类型(例句。HilbertArchitecture[2]),是约束轻松匹配两条途径。 除了DCR有闪烁噪声问题,本振的自混频也会引起问题。这就意味着当本振的自混频和射频频率相近时(直接转换是极端的例子),那么渗漏损失的射频端口造成自我混合“本振的自混频信号的射频端口也是混合起来,造成一些直流偏置问题。因此这样的接收器需要紧密规格的渗漏损失的射频端口。线性功率功耗是密切相关的。为例如,用以提供一个1dB压缩点需要3OdBm相当于设置输入端的l0mV与功率增益的30dB至混频器输出,你需要能够沉/源供应足够的电流的输出提供给OdBm混频器。这反过来又意味着一个A类电路我们不能指望其直流功耗低于1mW。这个例子显示,低功耗设计,满足线性需求可以有挑战性。 图1。直接转换接收器 图2. 低噪声放大器拓扑结构: 输入端并联电阻的共源放大电路(a)电压并联负反馈的共源放大器(b)共栅极放大电路(c) 为了克服已经被使用几个技术限制，在这个设计中包括一个低通滤波器提供一个无源的混频器混合线性度和无源的带通特性在混频器输出谐波时是不必要的。