集成电路工艺课程设计报告 D触发器工艺设计.docVIP

深圳职业技术学院 Shenzhen Polytechnic 《集成电路工艺基础》 课程设计报告 课 题： D触发器工艺设计 学 院： 电子与通信工程学院 班 级： 11微电子1班 组 员： 学 号： 指导老师： 2013年6月 24日  目录 绪论 1 第一章 N阱硅栅CMOS电路 2 1.1 N阱硅栅CMOS电路 2 第二章 D触发器原理图设计 3 2.1 D触发器原理图设计 3 2.1.1逻辑电路图 3 2.2.2工作原理 3 第三章 D触发器版图设计 5 3.1 版图设计规则 5 3.2 D触发器版图设计 6 第四章 工艺流程 7 4.1 N阱CMOS工艺流程 7 第五章 制备掩膜版 13 5.1 集成电路对掩膜版的要求 13 5.2 掩膜版版图 13 总结 18 参考文献 18 绪论 当前，我国集成电路行业正处于发展的黄金时期，集成电路的设计、制造和封装测试都面临极大的发展机遇。以后，集成电路器件的特征尺寸将从目前的深亚微米进入纳米量级，并且有可能将一个子系统乃至整个系统集成在一个芯片上。 今天，版图设计是在一个不断变化的环境中进行的。软件工具和设计方法，计算机平台，工具厂商、客户，正在实现的应用，以及我们所面对的市场压力，所有这一切都在逐年变化着。所有这一切变化已使该行业成为一个另人感兴趣的行业，但不应该忘记的是，在制作优质版图后面的基本概念是基于物理特性和电学特性的，这是永远不会改变的。 通过集成电路版图设计，按照版图设计的图形加工成光刻掩膜，可以将立体的电路系统转变为平面图形，再经过工艺制造还原成为硅片上的立体结构。  第一章 N阱硅栅CMOS电路 1.1 N阱硅栅CMOS电路 CMOS工艺是在NMOS和PMOS工艺基础上发展起来的。COMS中的C表示“互补”，即将NMOS器件和PMOS器件同时制作在同一硅衬底上，制作CMOS集成电路。CMOS集成电路具有功耗低、速度快、抗干扰能力强、集成度高等众多优点。CMOS工艺目前已经成为当前大规模集成电路的主流技术，绝大部分集成电路都是用CMOS工艺制造的。 CMOS电路中既包含NMOS晶体管也包含PMOS晶体管，NMOS晶体管是做在P型硅衬底上的，而PMOS晶体管是做在N型硅衬底上的,要将两种晶体管做在同一个硅衬底上，就需要在硅衬底上制作一块反型区域，该区域被称为“阱”。根据阱的不同，CMOS工艺分为P阱CMOS工艺、N阱CMOS工艺以及双阱CMOS工艺。其中N阱CMOS工艺由于工艺简单、电路性能较P阱CMOS工艺更优，从而获得广泛的应用。  第二章 D触发器原理图设计 2.1 D触发器原理图设计 主从D触发器工作原理及逻辑电路图如图2.2.1所示。 2.1.1逻辑电路图 本设计D触发器是由4个传输门和5个非门组成的，如图2.2.1所示。 图2.2.1 D触发器逻辑电路图 2.2.2工作原理 （１）当时钟信号CLK＝０时，TG1导通TG2截止，输入信号D送入主触发器。例如，D为1时经TG1传到G1的输入端使Q′=0，=1。同时，TG3截止，TG4导通，显然G3的输入端和G4的输出端经TG4连通使触发器维持在原来的状态不变。CLK由０跳变到１后，TG1截止，TG2导通由此切断了D端与主触发器的联系且同时TG2将G1的输入端和G2的输出端连通使主触发器维持原态不变。从触发器的情况是，TG3导通TG4截止主触发器的状态送入从触发器。Q′=0经TG3传给G3的输入，于是=0，Q=1。如上所述，图所示触发器是在C的沿触发翻转。如果把所有传输门上的控制信号C对换，那么就改成触发。CLK信号上升沿到达前瞬间的Ｄ信号。 如果以Ｑｎ＋１表示CLK信号下降沿到达后触发器的状态，则Ｄ触发器的特性可以用下式来表达：Ｑｎ＋１＝Ｄ，称为Ｄ触发器的特性方程。它反映了触发器在时钟信号作用后的状态与此前输入信号Ｄ的关系。  第三章 D触发器版图设计 它是根据电子电路的性能要求和制造工艺的水平，按照一定的规则，将电子线路图设计成光刻掩膜版图，这些掩模版图包括制造集成电路所用的阱、有源区、多晶硅、P+注入、N+注入、接触孔、通孔、多层金属连线等工序的几何图形。对于某一种集成电路后电路来说，它的版图是一组复合图，即由上述各个工序的图形叠加而成。这些图形的大小和形状是不同的，在同一层图形中对于图形的大小和图形的间距有严格要求；在不同的图形层之间，对于图形的相对位置及对准也有严格的要求，这些要求由一种称为版图设计规则的文件进行规定。 3.1 版图设计规则 集成电路版图设计规则一般都包含以下4种规则 （1）最小宽度 版图设计时，几何图形的宽度和长度必须大于或等于设计规则中最