高密度塑封技术的发展前景.docVIP

高密度塑封技术的发展前景 STMicroelectronics公司???? 最近几年，电子器件封装技术的发展极为迅速，原因是：第一、集成在芯片上的功能日益增多，甚至把整个系统的功能都集成在一块芯片上；第二、为了轻便或者便於携带，要求把系统做得很小。小型化是促进消费类产品，蜂窝电话及电脑等产品发展的最强有力的动力。现在有一半的电子系统是“便携式”的，到2004年，这类产品将增加到六成。??? 封装的尺寸缩小了，互相连接的效率提高了。连接效率是指芯片的最大尺寸和封装尺寸之间的比值。在九十年代初，PQFP封装的连接效率最高是0.3，而最近一两年出现的CSP封装的连接效率高达0.8至0.9。最新一代封装的连接效率高於用金属丝连接的COB封装的连接效率，与FC（倒装芯片）封装相当。在晶圆上进行封装的优点很多，它已成为制造业的热门话题。今後五年，封装技术的发展方向是：1、一部分CSP封装实现标准化，这些封装将大量地生产；2、建立CSP封装的产业：设立与材料、装配、测试以及安装在板上等有关的基础工业；3、进一步发展倒装芯片封装技术和有关的基础产业；4、开发WLCSP（在晶圆上进行芯片尺寸封装）并建立这种封装的产业。引脚从布置在四周变为阵列式??? 在九十年代初，用於电脑的塑封ASIC的I/O数量在200至300之间。这些ASIC使用的是PQFP封装，尺寸从28×28 mm到40×40 mm，引脚数量分别是208和304个，布置在封装的四周，引脚之间的距离是0.5 mm。为了增多引脚数量，人们试图把间距减少到0.4 mm和0.3mm，但没有成功。因为供应商和ASIC的用户都遇到一些问题：供应商在装配和测试时很难保持引脚的形状和尺寸；ASIC的用户在回熔焊接以及形成焊点时遇到成品率太低的问题。??? 从增加引脚数量这个角度看，PQFP已经是到头了。於是人们转到现有的其它封装上，例如CBGA（陶瓷球栅阵列），它的引脚是做在底面上，布置成阵列。引脚的数量和封装尺寸的平方成正比，而不是和封装尺寸的一次方成正比，在尺寸很小的情况有可能安排很多的I/O，而引脚之间的距离也可以大一些。问题在於成本：每个引脚的制造成本是几美分，对於大多数应用而言，这是不可以接受的。??? 当第一个PBGA（塑封球栅阵列）进入市场时，它是照搬CBGA技术，但成本低，是用塑料薄片取代陶瓷基片，用环氧树脂包封代替气密密封。生产最多的尺寸为27 ×27 mm、256个球形引脚、间距为1.27 mm的塑封球栅阵列封装。它的市价为每个引脚1至2美分，这取决於塑料薄片的层数。??? 应当把BGA看成是封装技术的一个突破。这不仅是因为它能够安排更多的I/O，更重要的是，它可以按照集成电路的功能，设计成两层到几层；可以把电阻优化，两块或者更多块的芯片可以在放同一块基片上并且互相连接起来，然後再封在同一个外壳中，这就是MCM（多芯片块模块）。使用倒装芯片技术时可以不必用金属丝进行连接，从IC的速度、降低复杂程度及功耗的角度看，也是有益的。使用引线框的“一级封装”己经有三十多年的历史了。通用“多级封装”的大门也己打开：封装成了IC和系统设计师手中的又一件工具。这就使得集成电路和应用之间可以灵活地结合起来。BGA的发展??? 在BGA中，间距尺寸用得最多的是1.27 mm（50密耳）、1.0 mm、0.8 mm及0.5 mm。用不同的间距时，引脚的数量不同，如图1所示。??? 在选择间距时，一方面是小型化的程度，另一方面是BGA输出与PCB之间的连接能力，需要在这两者之间进行拆衷。间距愈小、连接点愈密，就需要更密集更昂贵的的基片。现在，1.0 mm及1.27 mm间距在电脑及硬盘驱动器中是常见的。便携式电信产品是使用0.8 mm间距，正在走向0.5 mm。有时，在BGA的中间部分，引出脚故意做得少一些，只在周围布置3排或者4排球形引脚，这样，印制电路板上的连接线路比较容易设计。??? 另一个影响间距的因素是焊点的可靠性。装在线路板上的器件需要经过一定次数的高低温循环而不能出现损坏。测试条件会因为不同产品而有所不同，消费类产品的循环次数是1000次，用於汽车的产品的是3000次。??? 测试对於球形引脚是很敏感的。因为球形引脚的尺寸决定了器件和印制电路板之间的距离，BGA和印制电路板产生膨胀时会产生机械应力，这个距离决定了吸收机械应力的能力。间距较小时，球形引脚尺寸也较小。所以，现在，高可靠性的产品在间距方面是比较保守的，往往使用1.0至1.27 mm的间距。??? 在减小尺寸的同时，封装的高度也降低：包封，基片以及球形引脚的尺寸缩小了。高度从1.7 mm降低到1.2 mm又降低到1.0 mm。然而，进一步降到0.7 mm的进展甚小。BGA是灵活性很强的技术：不同