在pic32mz器件上使用l1高速缓存-imagination中文技术社区.pdfVIP

AN1600 在PIC32MZ 器件上使用L1 高速缓存 本文档提供了PIC32MZ 器件系列中一级（Level 1， PIC32MZ架构 L1）CPU 高速缓存实现的相关信息，并介绍了高速缓存 系统的相关风险。此外还提供了解决这些风险的方法。 以下部分介绍了L1 高速缓存和PIC32MZ架构的其他两 ® 个组成部分，它们对PIC32MZ的操作和配置非常关键。 对于高级用户，还针对MPLAB Harmony 集成软件框 架高速缓存管理程序以及microAptiv™ 内核中的特殊指 闪存预取模块 令进行了讨论，旨在管理高速缓存以实现最佳性能。 注： 本文档的目的既不在于全面讨论高速缓存架 闪存预取模块用于隐藏闪存等待状态数，方法是通过 构或实现，也不在于介绍高速缓存管理的每 128位数据路径（宽度为32位CPU总线的4 倍）从闪存 个细节。更多信息，请参见《microAptiv™微 程序存储器取数据。此操作是可预测的，可假定所需的 处理器内核软件用户手册》，该手册可通过 下一个数据是下一行地址。只要代码不跳转，下一条 访问 获取。 指令便始终可用。跳转会导致装载新行时出现停顿。 此模块中的寄存器可决定闪存等待状态数以及使 熟悉PIC32MZ 架构对于理解本文档很有帮助。建议阅 能预取操作。有关预取模块的更多信息，请参见 读第50 章“采用microAptiv™ 内核的器件的CPU” 第41 章“带L1 CPU 高速缓存的器件上的预取模块” （DS61192A_CN），该文档将是非常有用的参考，可从 （D_CN）。 下载。 存储器管理单元（MMU） 背景知识 在所有 PIC32 架构中，CPU 均通过虚拟地址空间来访 CPU 高速缓存是一块独立的存储区域，用于补偿主存 问存储器和外设。虚拟地址空间分为5 段，分别称作 储器的访问时间。一级高速缓存使用的存储器与CPU KSEG0、KSEG1、KSEG2、KSEG3 和 KUSEG。虚 一样快，因此只要CPU 访问高速缓存，便无需等待指 拟KSEG0 和KSEG1 地址均映射到物理地址空间的低 令或数据。二级高速缓存和三级高速缓存与一级高速缓 512 MB。引导闪存、程序闪存和数据存储器均可通过 存结合使用，其存储器的访问时间比CPU 长，但比主 KSEG0和KSEG1进行访问。特殊功能寄存器（Special 存储器短。 Function Register，SFR）只通过KSEG1访问。KSEG1 始终不进行高速缓存。KSEG0 的高速缓存策略是可编 PIC32MZ器件系列仅使用一级高速缓存。L1 高速缓存 程的，在初始化高速缓存期间通过启动代码进行设置。 分为两部分：指令高速缓存和数据高速缓存。CPU 既 可以直接访问存储器，也可以通过高速缓存访问存储 PIC32MZ架构引入了一个基于页表缓冲区（Translation 器。 Look-aside Buffer，TLB ）的存储器管理单元（Memory 为