数电实验报告西工大精选 .doc

数电实验报告西工大 班级 学号： 姓名： 同组成员： 一、 实验目的 1. 熟悉基本D触发器的功能测试。 2. 了解D触发器的触发特点。 3. 熟悉触发器的实际应用。 二、 试验设备 数字电路实验箱、数字双踪示波器、函数发生器、74LS00、74LS74 三、 实验原理 触发器是一个具有记忆功能的二进制信息存储器件，是构成多种时序电路的最基本逻辑单元，也是数字逻辑电路中一种重要的单元电路。在数字系统和计算机中有着广泛的应用。触发器具有两个稳定状态，即“0”和“1”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。触发器呦集成触发器和门电路组成的触发器。按其功能可分为有RS触发器、JK触发器、D触发器、T和T’功能等触发器。触发方式有电平触发和边沿触发两种。 D触发器在时钟脉冲CP的前沿发生翻转，触发器的次态Qn?1取决于CP脉冲上升沿到来之前D端的状态，及Qn?1=D。因此，它具有置0、置1两种功能。由于在CP=1期间电路具有维持阻塞作用，所以在CP=1期间，D端的数据状态变化，不会影响触发器的输出状态。RD和SD分别是决定触发器初始状态Qn的直接置0、置1端。当不需要强迫置0、置1时，RD和SD端都应置高电平。74LS74等均为上升沿触发的边沿触发器。图为74LS74的引脚图，图为其逻辑图，表为其真值表。D触发器应用很广，可用做数字信号的寄存，移位寄存，分频和波形发生器等。74LS000的引脚排列如图。 图 图 表 图 四、 实验内容 1. 用双D触发器构成二分频器 2. 用双D触发器构成四分频器 3. 生成如图所示时序脉冲 五、 实验结果 1和2设计 连接示意图见图。在CP1端加入1KHz，峰峰值为，平均值为的连续方波，并用示波器观察CP，1Q，2Q各点的波形，见 图 3设计 A） 逻辑分配 B） 特征方程 Q1 n?1 =D=Q↑ n 1 Q0 n?1 =D=Q↑ n 01 F=Q n1 Q0 n CP↑ C） 电路图 图 六、 实验心得 本次实验较难理解，开始有点茫然，不知道要从哪儿开始做，经过老师讲解才明白了实验目的及原理。通过这次实验的经验，我学到了很多，不只是关于数电实验的原理，更多的是学习上的方法，不管是哪门课都要认认真真去学，难度不是问题，再难的东西，把它分成一个个小的部分，一点一点去学习，去深入研究，没有解决不了的问题。此外，同学间的互帮互助及队友间的互相配合必不可少，从交流中，我们会很容易发现自己的问题，及时纠正。通过这样的方法，我们将会进步得更快。 实验五：计数器及其应用 一． 实验目的： 1. 熟悉常用中规模计数器的逻辑功能。 2. 掌握二进制计数器和十进制计数器的工作原理和使用方法。 3. 运用集成计数器构成1/N分频器。 二． 实验设备： 数字电路试验箱，数字双踪示波器，函数信号发生器，74LS90及Multisim仿真软件。 三． 实验原理： 计数是一种最简单基本运算，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能。计数器按计数进制有：二进制计数器，十进制计数器和任意进制计数器；按计数单元中触发器所接收计数脉冲和翻转顺序分有：异步计数器，同步计数器；按计数功能分有：加法计数器，减法计数器，可逆计数器等。 目前，TTL和CMOS电路中计数器的种类很多，大多数都具有清零和预置功能，使用者根据器件手册就能正确地运用这些器件。实验中用到异步清零二-五-十进制异步计数器74LS90。 74LS90是一块二-五-十进制异步计数器，外形为双列直插，引脚排列如示，逻辑符号如图所示，图中的NC表示此脚为空脚，不接线，它由四个主从JK触发器和一些附加门电路组成，其中一个触发器构成一位二进制计数器；另三个触发器构成异步五进制计数器。在74LS90计数器电路中，设有专用置“0”端置“9”端 R0 、 R0 和 S9 、 S9 。其中 R0 、 R0 为两个异步清零端， S9 、 S9 为两个异 步置9端，CP1、CP2为两个时钟输入端，Q0~Q3为计数输出端，74LS90的功能表见表，由此可知：当R1=R2=S1=S2