[工程科技]电路设计论坛—集成电路设计基础.pptVIP

* 《集成电路设计基础》 * 版图验证 例: （1）EXT[T] POLYCON DIFF LT 0.7 OUTPUT E105 44 这一句意味着当多晶硅与扩散区包含时，在沿宽度方向的边缘内外间距小于0.7μm时出错，其中[T]更强调了在间距等于0时也出错。“出错输出”在指定44层上给出单元E105一个错误标志。 （2）WIDTH CON LT 0.6 OUTPUT E53A 44 这一句意味着接触孔宽度0.6μm小于出错，“出错输出”在指定44层上给出单元E53A一个错误标志。 * 《集成电路设计基础》 * 版图验证 版图的电学验证（ERC） 除违反设计规则而造成的图形尺寸错误外，常还会发生电学错误，如电源、地、某些输入或输出端的连接错误。这就需要用ERC检验步骤来加以防范。 为了进行ERC的验证，首先应在版图中将各有关电学节点做出定义。如将电源、接地点、输入端、输出端分别给出“节点名”。 * 《集成电路设计基础》 * 版图验证 ERC检查的主要错误有如下几种： 节点开路。 短路。 接触孔浮孔。 特定区域未接触。 不合理的元器件节点数（或扇出数） * 《集成电路设计基础》 * 版图验证 版图参数提取（LPE） 对已设计的版图提取各种器件、它们的连接关系以及各种寄生电容和电阻，这实质上是自动地建立一种模型。提取各参数后，可以进行如下工作： 作为电特性检验的基础，利用这些参数将版图还原成电路图，并与原始电路图比较，以便更严格地查找错误。 * 《集成电路设计基础》 * 版图参数提取（LPE） (2)将提取出的器件及连接关系和寄生参量等作为电路模拟的输入数据，再次进行电路模拟，以估计寄生参量对电路性能的影响。 (3)如果是用自动设计方法制成的版图，从单元库中调用已检验过的单元，所以只需提取连接线关系及连线的分布电容和电阻，进行整个电路的检验即可。 * 《集成电路设计基础》 * 版图验证 电路图与版图一致性检查（LVS） 电路图与版图一致性检查（LVS）从版图中提取的电路同原电路相比较，其方法通常是将两者的网表进行对比。这一工作量是很大的。为了减小对比工作量，应增大对比的单元结构。如可对较大的单元结构MOS多种逻辑门及其他组合进行比较。比较的结果，可以是完全一致或两者不全一致。设计者应对所示的错误进行必要的版图修改。 * 《集成电路设计基础》 * 下次课：第6章 集成无源器件及SPICE模型 §6.1 引言 § 6.2 薄层集成电阻器 § 6.3 有源电阻 § 6.4 集成电容器 § 6.5 电感 § 6.6 互连线 § 6.7 传输线 * 《集成电路设计基础》 * 本节结束（1~70） 谢谢！ * 《集成电路设计基础》 * * 《集成电路设计基础》 * 5.3 电学设计规则 ? 电学设计规则给出的是将具体的工艺参数及其结果抽象出的电学参数，是电路与系统设计、模拟的依据。 * 《集成电路设计基础》 * 设计规则实例 下表给出一个单层金属布线的P阱硅栅CMOS工艺电学设计规则的主要项目。 给出电学设计规则的参数名称以及其意义说明，根据具体工艺情况将给出具体的数值。 * 《集成电路设计基础》 * 电学设计规则描述 * 《集成电路设计基础》 * 电学设计规则描述 * 《集成电路设计基础》 * 电学设计规则 与上述的几何设计规则一样，对于不同的工艺线和工艺流程，数据的多少将有所不同，对于不同的要求，数据的多少也会有所差别。 * 《集成电路设计基础》 * 电学设计规则 ? 如果用手工设计集成电路或单元（如标准单元库设计），几何设计规则是图形编辑的依据，电学设计规则是分析计算的依据。 * 《集成电路设计基础》 * 电学设计规则 在VLSI设计 中采用的是计算机辅助和自动设计技术，几何设计规则是设计系统生成版图和检查版图错误的依据，电学设计规则是设计系统预测电路性能（仿真）的依据。 * 《集成电路设计基础》 * 5.4　布线规则 版图布局布线 布局就是将组成集成电路的各部分合理地布置在芯片上。 布线就是按电路图给出的连接关系，在版图上布置元器件之间、各部分之间的连接。 由于这些连线也要有一定的芯片面积，所以在布局时就要留下必要的布线通道。 * 《集成电路设计基础》 * 布线规则 （1）电源线和地线应尽可能地避免 用扩散区和多晶硅走线，特别 是通过较大电流的那部分电源 线和地线。 （2）禁止在一条铝走线的长信号线 下平行走过另一条用多晶硅或 扩散区走线的长信号线。 * 《集成电路设计基础》 * 布