VHDL程序设计1.PPT

80年代初由美国国防部在实施超高速集成电 路（VHSIC）项目时开发的。 1987年由 IEEE 协会批准为 IEEE 工业标准， 称为 IEEE1076-1987。 各EDA公司相继推出支持VHDL的设计环境。 1993年被更新为 93 标准，即IEEE1076-1993。 进一步提高抽象描述层次，扩展系统描述能力。 五、VHDL与其它硬件描述语言的比较 VHDL： 具有较强的系统级抽象描述能力，适合行为级和 RTL级的描述。设计者可不必了解电路细节，所作工作较少，效率高。但对综合器的要求高，不易控制底层电路的生成。IEEE标准，支持广泛。 ? VHDL语言由保留关键字组成； ? 一般，VHDL语言对字母大小写不敏感； 例外：‘ ’、“ ”所括的字符、字符串； ? 每条VHDL语句由一个分号（；）结束； ? VHDL语言对空格不敏感，增加可读性； ? 在“--”之后的是VHDL的注释语句； ? VHDL有以下描述风格： 行为描述； 数据流（寄存器传输RTL）描述； 结构化描述； 2）STD 库（默认库） 库中程序包为：standard， 定义最基本的数据类型： Bit，bit_vector ，Boolean， Integer，Real，and Time 注：Type Bit 2 logic value system (‘0’, ‘1’) 3）面向ASIC的库 4）WORK库（默认库） 5）用户定义库 2 选 1 选择器： 重载操作符定义： 对已存在的操作符重新定义，使其能进行不 同类型操作数之间的运算，称为重载操作符。定 义重载操作符的函数称为重载函数。 重载操作符由原操作符加双引号表示。如 “+” 重载操作符的定义见 IEEE 库的程序包： std_logic_arith、 std_logic_unsigned、 std_logic_signed 重载操作符的使用： 5）子类型 子类型是已定义的类型或子类型的一个子集。 格式： 例： bit_vector 类型定义如下： type bit_vector is array (natural range ) of bit； 如设计中只用16bit；可定义子类型如下： subtype my_vector is bit_vector(0 to 15)； 注：子类型与基（父）类型具有相同的操作符和子 程序。可以直接进行赋值操作。 subtype 子类型名 is 数据类型名[范围]； 4、数据类型转换 VHDL是一种强类型语言，不同类型的数据 对象必须经过类型转换，才能相互操作。 1）类型转换函数方式 通过调用类型转换函数，使相互操作的数据对 象的类型一致，从而完成相互操作。 library ieee; library dataio; use ieee.std_logic_1164.all; use dataio.std_logic_ops.all; entity cnt4 is port(clk: in std_logic; p: inout std_logic_vector(3 downto 0); end cnt4; architecture behv of cnt4 is begin process(clk) begin if clk’event and clk=‘1’ then p=to_vector(2, to_integer(p)+1); end if; end process; end behv; 2）直接类型转换方式 对相互间非常关联的数据类型（如整型、浮 点型），可进行直接类型转换。格式： 数据类型标识符（表达式） 如：variable a, b : real; variable c, d : integer; …… a:= real（c）; d:= integer（b）; 四、VHDL中的表达式 表达式：由操作符和操作数构成，完成算术或 逻辑运算。 1、操作符 ? VHDL操作符的分类： ? 逻辑操作