[工学]第3章C28xDSP的CPU与指令系统.pdf

第3章 TMS320C28x DSP的CPU与指令系统 本章主要内容: ÿ 中央处理器(Central Processing Unit) ·CPU 结构(CPU Structure) ·CPU 的寄存器(CPU Registers) ÿ 寻址方式(Addressing Modes) ·寻址方式概述(Introduction to Addressing Modes ) ·直接、堆栈、间接、寄存器、立即寻址 (Direct, Stack, Indirect, Register and Immediate Addressing) ÿ C28x DSP 指令系统(Instruction Set for C28x DSP) 3.1中央处理器 3.1.1 CPU结构 C28x DSP 的中央处理器（CPU）结构包括三个部分：CPU 内核、仿真逻辑单元和 CPU 信号，如图3- 1 所示。 图3-1 C28x CPU 组成概念框图 仿真逻辑单元的主要功能是监视和控制CPU 以及其他外设的工作情况，并实现对设 备的测试和调试功能。用户通过CCS 的调试器工具以及硬件JTAG 仿真器来访问和操作 仿真逻辑单元。调试器通过仿真逻辑单元可以直接控制存储器接口以获得寄存器或存储 器的内容或者对存储器的内容进行修改。仿真逻辑单元还能够响应多重调试事件，如用 于调试的两条指令ESTOP0 或ESTOPl 产生的软件断点，对程序空间和数据空间指定单 元的访问，以及来自调试器或其他硬件的请求，这些调试事件都能够在程序的执行过程 中产生一个断点，使得C28x 进入调试停止状态。 CPU 的信号是指由CPU 发出或者输入到CPU 的工作信号，主要包括4 种：① 存储 器接口信号，这些信号是指CPU 通过并行总线对存储器进行读写访问的时序信号，包括 地址信号、数据信号和读写控制信号等。C28x 的CPU 是32 位的，但它能根据不同存储 器字段的长度(16 位或32 位)来区分不同的存取操作(16 位或32 位) 。② 时钟和控制信号， 75 为CPU 和仿真逻辑单元提供时钟以及监控CPU 状态。③ 复位和中断信号，用来产生硬 件复位和中断请求，以及对中断状态进行监视。④ 仿真信号，用于仿真和调试。 图3-2 给出了C28x 的CPU 内核的主要组成部分以及数据路径。从图中可以看出， C28x 的CPU 主要由总线、CPU 寄存器、程序地址发生器和控制逻辑、地址寄存器算术 单元(Address Register Arithmetic Unit ，ARAU) 、算术逻辑单元(Arithmetic Logic Unit, ALU) 、乘法器和移位器等逻辑部件组成，还包括一些未在图中给出的逻辑单元，比如指 令队列和指令译码单元、中断处理逻辑等。图3-2 中，总线主要完成CPU 内部寄存器与 各逻辑部件之间或者CPU 与外部存储器之间的数据传递。程序地址发生器和控制逻辑用 于自动产生指令地址，将其送往程序地址总线，并控制对应指令的读取。ARAU 的主要 作用是产生指令操作数的地址并将其送往对应的数据地址总线。ARAU 还控制堆栈指针 以及辅助寄存器的内容，操作数的不同寻址方式是由ARAU 单元实现的。ALU 为32 位 的运算逻辑单元，主要执行二进制补码的算术运算和布尔运算。在运算之前，ALU 从寄 存器、数据存储器或程序控制逻辑单元接收数据，然后进行运算，最后把结果存入寄存 器或数据存储器中。C28x 的CPU 还有一个32 位的乘法器，可以执行32 ×32 位的二进 制补码乘法运算，并产生64 位的计算结果。为了同乘法器关联，C28x 运用32 位乘数寄 存器(XT, Extended Temporary Register) 、32 位乘积寄存器(P, Product Register)和32 位累加 器(ACC, Accumulator) 。XT 寄存器提供乘法的一个乘数，乘积被送往P 寄存器或ACC 中。 CPU 的移位器实现对操作数的移位操作。 C28x 拥有一个高性能的32 位定点数字信号处理 CPU 内核，该内核集中了数字信号 处理器的诸多优秀特性，如采用改进型哈佛总线结