[工学]第3讲[3-1]原理图输入方法_硬件验证ling07.pptVIP

EDA技术与VHDL 第6章 图形设计方法 --硬件验证 4.2 引脚设置和下载 4.2 引脚设置和下载 4.2 引脚设置和下载 4.2 引脚设置和下载 4.2 引脚设置和下载 4.2 引脚设置和下载 8位十进制数字频率计设计 6.2.4 频率计顶层电路设计 图4-32 频率计顶层电路原理图(文件：ft_top.gdf) 图 频率计工作时序波形 * HQUEDA中心 * EDA技术 参考第四、六章开始练习 按书上步骤练习1位全加器。 4.2.1 引脚锁定 为了能对此计数器进行硬件测试，应将其输入输出信号锁定在芯片确定的引脚上，编译后下载。当硬件测试完成后，还必须对配置芯片进行编程，完成FPGA 的最终开发。 模式选择键 复位开关 +/-12V电源开关 RS232通信接口 目标芯片 EP10K10 VGA接口 PS/2接口 下载接口 电子设计下载口 模式显示 适配板 时钟频率选择 GW48-EDA 系统的电路模式(参阅附录P435） 举例说明 1.目的与优势 2.表明硬件连接，不同的设计可选用不同的模式。 目标器件引脚名 引脚锁定（以半加器为例） 可选择键8作为半 加器的输入“a” 选择实验电路结构图6 选择键8作为半加 器的输入“b” 可选择发光管8 作为半加器的 进位输出“co” 可选择发光管8 作为半加器的 和输出“so” 选择实验板上 插有的目标器件 目 标 器 件 引 脚 名 和 引 脚 号 对 照 表 键8的引脚名 键8的引脚名 对应的引脚号 确定引脚对应情况 实验板位置 半加器信号 通用目标器件引脚名 目标器件EP1K30TC144引脚号 1、键8： a PIO13 27 2、键7 b PIO12 26 3、发光管8 co PIO23 39 4、发光管7 so PIO22 38 4.2.1 引脚锁定 图4-23 Assignment Editor编辑器 KONXIN 确定了锁定引脚编号后就可以完成以下引脚锁定操作了： （1） 假设现在已打开了 工程。 （2）选择Tools 菜单中的Assignments 项，即进入如图 所示的Assignment Editor编辑器窗。在Category 栏中选择Pin，或直接单击右上侧的Pin 按钮，然后取消左上侧的Show assignments for specific nodes 的选择勾。 4.2.1 引脚锁定 图4-24 已将所有引脚锁定完毕 双击“TO”栏的《new》，在出现的如图 所示的下拉栏中分别选择本工程要锁定的端口信号名；然后双击对应的Location 栏的《new》，在出现的下拉栏中选择对应端口信号名的器件引脚号。 最后存储这些引脚锁定的信息后，必须再编译（启动Start Compilation）一次，才能将引脚锁定信息编译进编程下载文件中。此后就可以准备将编译好的SOF 文件下载到实验系统的FPGA 中去了。 进行硬件测试的步骤： (1)打开编程窗和配置文件。首先将实验系统和并口通信线连接好，打开电源。在菜单Tool 中选择Programmer，于是弹出如图 所示的编程窗。 4.2.2 配置文件下载 图4-25 选择编程下载文件 在Mode 栏中有4种编程模式可以选择：JTAG、Passive Serial、Active Serial 和In-Socket。为了直接对FPGA进行配置，在编程窗的编程模式Mode 中选JTAG（默认），并选中打勾下载文件右侧的第一小方框。注意要仔细核对下载文件路径与文件名。如果此文件没有出现或有错，单击左侧“Add File”按钮，手动选择配置文件*.sof 。 4.2.2 配置文件下载 图4-25 选择编程下载文件 （2）设置编程器。若是初次安装的Quartus II，在编程前必须