[理学]第二章 8086系统结构.pptVIP

第二章 8086系统结构 本章介绍以下内容 8086/8088概述 8086CPU的内部结构 8086的存储器组织 8086CPU的引脚及其功能 8086系统配置 8086CPU时序 微处理器结构特点 微处理器的制造工艺限制 引脚数限制 芯片面积限制 器件速度限制 16位微处理器的基本特点 引脚功能复用 单总线累加器结构。 可控三态电路 总线分时复用 微处理器主要性能指标 8086/8088微处理器概述 Intel 8086和Intel 8088溯源 Intel 8086/8088的基本技术指标 主频：4.77MHz 16位的内部体系结构 数据线16位/8位 20位地址线 16位I/O端口地址线 其他 2.1 8086CPU的内部结构 由两大部件组成 总线接口部件BIU （ Bus Interface Unit） 执行部件EU （Execution Unit） 参看8086/8088结构图 8088的结构框图 8086的结构框图 总线接口部件BIU 负责与存储器、I/O端口之间传送数据 构成 四个段寄存器 20位地址加法器 指令队列 8088芯片：4字节 8086芯片：6字节 总线控制逻辑 16位指令指针 执行部件EU 负责指令译码、执行与数据处理 构成 EU控制逻辑 暂存器 算术逻辑运算单元ALU 寄存器组 标志寄存器 8086/8088的寄存器结构 通用寄存器组—AX(accumulator), BX(base), CX(count), DX(data) 指针和变址寄存器 SP ——(Stack Pointer)堆栈指示器 BP ——(Base Pointer)基址指示器 SI ——(Source Index Pointer)源变址指示器 DI ——(Destination Index Pointer)目标变址指示器 段寄存器—CS, DS, SS, ES 指令指针寄存器—IP 标志寄存器 状态标志： SF, ZF, CF, AF, PF, OF 控制标志：DF, IF, TF 8086内部寄存器的组成 主机与外设信息交换路径 物理地址的形成 物理地址计算示例 存储器的分段结构 PSW中标志位的符号表示 8086总线周期 时钟周期 CPU的基本时间计量单位 基本总线周期 4个时钟周期组成 4个时钟周期分别称为4个状态 T1状态， T2状态， T3状态， T4状态 参看总线周期时序图 典型的8086总线周期序列 8086/8088存储器组织 整个1MB存储空间分成多个逻辑段 最大段长为64K 使用最大段长整个存储空间被分成16个段 存储单元的地址由段地址及段内偏移组成 段地址放在段寄存器中 段的起始地址能被16整除 物理地址(20位)的形成 物理地址=段基址*16+偏移量 段起始地址(高16位) 偏移地址(低16位) 存储器分段使用 指令和数据可以分门别类地存放在4个段内 这4个段的名称是： 代码段 Code Segment 数据段 Data Segment 堆栈段 Stack Segment 附加段 Extra Segment 段的位置可以在程序执行过程中动态改变 存储器中的段空间的关系有四种 分离、连续排列、部分重叠、完全重叠 逻辑地址的来源 访问存储器的操作类型不同，BIU所使用的逻辑地址来源也不同，参看下表： 8086/8088的I/O组织 采用独立编址法 允许64K(65535)个8位的I/O端口 访问存储器指令 : MOV 访问I/O指令 : IN/OUT 8086存储器的分体结构 8086外部数据线16位， 8088外部数据线8位 8086系统的存储器结构 总存储容量1MB，每个单元存放一个字节。 交叉编址，分成两个512KB的存储体 偶地址存储体（低字节存储体） 奇地址存储体（高字节存储体） A0 偶地址存储体的体选信号 BHE 奇地址存储体的体选信号 BHE是 BUS High Enable 的略语 8086存储器分体结构示意图 8086存储器接口 存储体选体信号 8086系统中读写字节或字 8088系统存储器与总线的连接 8086/8088系统的复位 复位和启动操作通过RESET信号触发执行 复位信号 维持4个时钟周期的高电平 初次加电复位 维持不小于50μs的高电平 RESET信号一进入高电平，8086/8088CPU就会结束现行操作。 只要RESET信号停留在高电平状态，CPU就维持在复位状态，在复位状态CPU各内部寄存器都被设为初值。 复位