- 1、本文档共16页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
88点阵电路设计报告
基于FPGA的点阵显示控制的设计
一.课程要求
1、技术要求:
(1)掌握8X8点阵显示的工作原理;
(2)熟练掌握Quartus Ⅱ6.0 软件的使用方法;
(3)能运用VHDL语言根据要求实现显示不同汉字;
(4)能根据要求对设计电路进行仿真和测试。
2、功能要求:
实现显示汉字“电气二加油”的一屏一屏显示。
3、本人的工作:
负责软件的编写,仿真,下载,调试。
二.设计方案:
1、硬件部分(框图)
2、软件部分
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
use ieee.std_logic_arith.all;
entity wen is ---函数库
port(clk,k,l:in std_logic;
ld,com:out std_logic_vector(7 downto 0));
end wen; ----主函数
architecture one of wen is
signal st:std_logic_vector(7 downto 0);
signal osc,osd:std_logic;
signal d_ff:std_logic_vector(29 downto 0);
signal data,d0,d1,d2,d3,d4,d5,d6,d7,d8,d9,d10,d11,d12,d13,d14,d15:std_logic_vector(7 downto 0);
signal lie0:std_logic_vector(6 downto 0); ---定义变量
begin
com=data;
ld=st;
d0=hen lie0(6 downto 0)=0000000elsehen lie0(6 downto 0)=0000001elsehen lie0(6 downto 0)=0000010elsehen lie0(6 downto 0)=0000011elsehen lie0(6 downto 0)=0000100elsehen lie0(6 downto 0)=0000101elsehen lie0(6 downto 0)=0000110elsehen lie0(6 downto 0)=0000111elsehen lie0(6 downto 0)=0001000elsehen lie0(6 downto 0)=0001001else
d1=hen lie0(6 downto 0)=0000000elsehen lie0(6 downto 0)=0000001elsehen lie0(6 downto 0)=0000010elsehen lie0(6 downto 0)=0000011elsehen lie0(6 downto 0)=0000100elsehen lie0(6 downto 0)=0000101elsehen lie0(6 downto 0)=0000110elsehen lie0(6 downto 0)=0000111elsehen lie0(6 downto 0)=0001000elsehen lie0(6 downto 0)=0001001else
d2=hen lie0(6 downto 0)=0000000elsehen lie0(6 downto 0)=0000001elsehen lie0(6 downto 0)=0000010elsehen lie0(6 downto 0)=0000011elsehen lie0(6 downto 0)=0000100elsehen lie0(6 downto 0)=0000101elsehen lie0(6 downto 0)=0000110elsehen lie0(6 downto 0)=0000111el
文档评论(0)